硬件電路詳細(xì)設(shè)計(jì) - LED顯示系統(tǒng)DMA控制器的設(shè)計(jì)

　　主控板的SDRAM地址范圍從0xoc000000到0xodffi珊空間分配與用途如表3．3所示。

　　表3-3SDRAM功能空間分配表

　　3．3硬件電路的詳細(xì)設(shè)計(jì)

　　3．3．1S3C44BOX簡(jiǎn)介

　　32位RISC處理器S3C44BOX采用ARM7TDMI內(nèi)核，提供全面的、通用的片上外設(shè)，大大減小了系統(tǒng)電路中除處理器以外的元器件配置，從而最小化系統(tǒng)成本，本系統(tǒng)關(guān)注的特性如下：

　?。?）2．5VRISC體系結(jié)構(gòu)和ARM7TDMI內(nèi)核處理器強(qiáng)大指令系統(tǒng)，支持Thumb代碼，提高代碼密度；支持JTAG片上集成ICE解決方案。

　?。?）支持大／小端方式；支持8個(gè)存儲(chǔ)器BANK。其中7個(gè)具有固定的BANK起始地址和可編程大小，1個(gè)具有可編程BANK起始地址和BANK大??；

　　其中6個(gè)支持ROM／SRAM訪問BANK，2個(gè)RohⅣS融呦RAM訪問

　　BANK；所有的存儲(chǔ)器BANK具有可編程的訪問操作周期。

　?。?）內(nèi)部集成可編程選擇使用的8KB高速緩存cache，未用的cache可用作0／4／8kByte的SRAM空間。采用保持主存儲(chǔ)器與cache內(nèi)容一致性的“寫穿式”策略。

　?。?）片內(nèi)的鎖相環(huán)使MCU工作時(shí)鐘最大達(dá)75MHz

　　（5）30個(gè)中斷源，采用向量化的IRQ中斷模式以減少中斷的延遲，并支持

　　FIQ為緊急的中斷請(qǐng)求進(jìn)行服務(wù)。

　　（6）2通道通用DMA控制器，2通道接口DMA控制器，不需要CPU干預(yù)，支持存儲(chǔ)器到存儲(chǔ)器，存儲(chǔ)器到10，Io到存儲(chǔ)器，Io到IO的DMA數(shù)據(jù)傳輸。并支持ontheny模式。

　　S3C44BOX還有很多其他的應(yīng)用資源，在此不贅述。在本系統(tǒng)設(shè)計(jì)中僅使用了l通道通用DMA控制器，1通道的串口UART。內(nèi)部的看門狗定時(shí)器及內(nèi)部的8KSRAM，以及PC，PG口，在總線選擇上使用16bit總線，并使系統(tǒng)工作在小端工作模式。

　　3．3．2電源電路

　　電源電路設(shè)計(jì)主要的考慮因素有：電源的種類、上電次序、數(shù)字，模擬混合電源處理方法、空間、輸入電壓、輸出電壓、輸出電流等，在本系統(tǒng)主控板中需要使用5V、3．3V、2．5V穩(wěn)壓數(shù)字直流電源。其中CPU分別需要3．3V和2．5V分別給片上Io口和CPU內(nèi)核供電，而LED顯示屏接口電路部分需要5V電源

　　供電。需要注意的是：CPU內(nèi)核和Io口應(yīng)按照內(nèi)核先于IO口上電，后于Io口掉電的規(guī)則，但盡可能同時(shí)供電，二者的時(shí)差不能太長(zhǎng)，否則可能毀壞芯片剛。為簡(jiǎn)化電源電路設(shè)計(jì)，使用5V直流開關(guān)電源輸入，通過3．3V和2．5V的線性穩(wěn)壓電源芯片［251得到3．3v和2．5V的直流穩(wěn)壓電源。電路如圖3．5所示．

　　圖3-5電源電路原理圖

　　3．3．3晶振復(fù)位電路

　　由于本系統(tǒng)中串口使用9600波特率，使用的系統(tǒng)時(shí)鐘最好是9600的整數(shù)倍，故選用3．6864MHz的晶振并配置S3C44BOX內(nèi)部的PLL六倍頻后得到22．1184MHz的系統(tǒng)時(shí)鐘，S3C44BOX內(nèi)部的PLL電路兼有倍頻和信號(hào)放大功能．為節(jié)省控制板成本，使用無(wú)源晶振，需要注意的是：

　?。?）上電后時(shí)鐘源的選用取決OM［3：21弓1腳的邏輯電平狀態(tài)，如表3-4所示。

　?。?）3C44BOX的PLLCAP引腳需要接一個(gè)680pF的補(bǔ)償電容。

　?。?）S3C44BOX的EXTCLK引腳需要通過4．7ko的限流電阻接3．3v的高電平，表明不使用EXTCLK引腳提供時(shí)鐘［20-1，電路如圖3-6所示．

　　圖3-6晶振電路原理圖

　　表3-4時(shí)鐘源選擇OM［3：2］配置表

　　圖3．7所示的是一個(gè)簡(jiǎn)單實(shí)用的上電復(fù)位電路。在系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運(yùn)行時(shí)用戶強(qiáng)制按鍵復(fù)位功能。復(fù)位電路由簡(jiǎn)單的Rc電路構(gòu)成，經(jīng)使用證明，其復(fù)位邏輯是可靠的。

　　圖3-7復(fù)位電路原理圖

　　該復(fù)位電路的工作原理如下：在系統(tǒng)上電時(shí)，通過電阻R42向電容C55充電，當(dāng)C55兩端的電壓未達(dá)到高電平的門限電壓時(shí)，NOTGATE端輸出為低電平，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng)C55兩端的電壓達(dá)到高電平的門限電壓時(shí)，NOTGATE端輸出為高電平，系統(tǒng)進(jìn)入正常工作狀態(tài)。當(dāng)用戶按下按鈕S2時(shí)，C55兩端的電荷通過D10和R42被泄放掉，NOTGATE端輸出為低電平，系統(tǒng)進(jìn)入復(fù)位狀態(tài)，再重復(fù)以上的充電過程，系統(tǒng)進(jìn)入正常工作狀態(tài)。NOTGATE通過兩級(jí)非門電路用于按鈕去抖動(dòng)和波形整形；通過調(diào)整R42和C55的參數(shù)，可調(diào)整復(fù)位狀態(tài)的時(shí)間，值得注意的是要使上電后S3C44BOX的nRESET要持續(xù)4個(gè)時(shí)鐘的低電平，即當(dāng)系統(tǒng)時(shí)鐘為22．1184MHz時(shí)為200ns。但是，在上電后，系統(tǒng)的晶振往往需要100ms～200ms的時(shí)間穩(wěn)定腳l所以上電后C55正極應(yīng)保持足夠長(zhǎng)的低電平的時(shí)間。復(fù)位時(shí)間主要由R和C確定，C55正極電壓礦=3．30一e-t／7），f=RC。設(shè)0．8V為低電平的上限，選R42為100kQ，C55為10uF，可得t*277ms，從而滿足復(fù)位要求。