基于C8051F121視頻疊加系統(tǒng)的設(shè)計(jì) - 全文

　　隨著數(shù)字技術(shù)和單片機(jī)技術(shù)的高速發(fā)展，大規(guī)模可編程邏輯器件的普及，可設(shè)計(jì)用一片高性能單片機(jī)，利用現(xiàn)場可編程器件FPGA對采集的視頻數(shù)字圖像做預(yù)處理，完成時(shí)序控制邏輯，實(shí)現(xiàn)視頻、圖形、字符疊加，經(jīng)融合后的視頻信號(hào)實(shí)時(shí)送給監(jiān)視系統(tǒng)進(jìn)行顯示。

　　1 系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)

　　實(shí)現(xiàn)系統(tǒng)功能的基本思路是：以單片機(jī)C8051F121作為主控制芯片，結(jié)合現(xiàn)場可編程門陣列FPGA、高速數(shù)字信號(hào)處理器DSP和其他輔助電路，構(gòu)成視頻圖像與跟蹤處理系統(tǒng)。

　　1.1 硬件系統(tǒng)結(jié)構(gòu)圖

　　硬件系統(tǒng)組成原理框圖如圖1所示，其主要功能模塊有視頻信號(hào)預(yù)處理模塊、高速模數(shù)變換模塊、FPGA數(shù)字處理模塊、數(shù)字圖像存儲(chǔ)器模塊、DSP數(shù)據(jù)分析處理模塊、數(shù)據(jù)通信接口模塊、同步和疊加顯示模塊。

?

　　它的工作過程是：由攝像機(jī)輸出的視頻信號(hào)經(jīng)嵌位、放大、濾波等預(yù)處理電路，再通過高速模/數(shù)轉(zhuǎn)換器轉(zhuǎn)換為8位數(shù)字信號(hào)輸出。同時(shí)同步機(jī)對輸入的視頻信號(hào)進(jìn)行行、場同步分離，驅(qū)動(dòng)地址發(fā)生器產(chǎn)生數(shù)字圖像數(shù)據(jù)的存儲(chǔ)地址，數(shù)字圖像數(shù)據(jù)在跟蹤窗口的范圍內(nèi)依照地址產(chǎn)生器的地址按照順序存入圖像采集存儲(chǔ)器。

　　系統(tǒng)的時(shí)序控制采用美國Xilinx公司的FPGA實(shí)現(xiàn)。閃存FLASH用作存放開機(jī)自舉的程序機(jī)器碼以及有關(guān)參數(shù)數(shù)據(jù)。SDRAM是容量為512K× 32 b×4 bank的同步動(dòng)態(tài)存儲(chǔ)器，該存儲(chǔ)器可用作存儲(chǔ)以DMA方式從雙端口存儲(chǔ)器RAM傳輸過來的數(shù)字圖像數(shù)據(jù)。數(shù)字信號(hào)處理器DSP執(zhí)行芯片內(nèi)的程序存儲(chǔ)區(qū)的程序，對數(shù)字圖像數(shù)據(jù)進(jìn)行處理，與主機(jī)進(jìn)行數(shù)據(jù)通信等工作。由高速數(shù)字信號(hào)處理器DSP和數(shù)字圖像存儲(chǔ)器組成的圖像數(shù)據(jù)分析處理單元對目標(biāo)信號(hào)做各種圖像數(shù)據(jù)分析處理，串口部分的作用是實(shí)現(xiàn)與主機(jī)的數(shù)據(jù)中轉(zhuǎn)傳輸。處理窗口電路的作用是根據(jù)處理窗口數(shù)據(jù)形成顯示窗口和采集窗口。顯示窗口送至視頻復(fù)合電路供顯示和指示跟蹤效果用;采集窗口為場采集窗口和行采集窗口，可用作選通或形成圖像數(shù)據(jù)的存儲(chǔ)地址。視頻混合電路的作用是將顯示窗口、十字線、字符和圖像信號(hào)疊加起來，供監(jiān)視器顯示。

　　1.2 主要部分功能

　　1.2.1視頻預(yù)處理

　　視頻預(yù)處理電路采用Maxim公司的一分四的視頻分配功率放大器MAX4138進(jìn)行視頻信號(hào)的放大，以得到更清晰的信號(hào)來進(jìn)行視頻處理和顯示。

　　1.2.2 視頻選擇開關(guān)

　　本系統(tǒng)中的多路選擇器件選用Maxim公司的4通道高速視頻多路復(fù)用器MAX441，它能根據(jù)不同的工作場合來選擇是紅外視頻還是電視視頻輸入。

　　1.2.3 同步分離模塊

　　本系統(tǒng)采用一款由National Semiconductor公司生產(chǎn)的專用視頻同步分離器LM1881，該器件能接收PAL制、NTSC制和SECAM制的全電視信號(hào)。輸出復(fù)合同步信號(hào)、垂直同步信號(hào)、奇偶場信號(hào)和色同步脈沖信號(hào)。

　　本設(shè)計(jì)視頻輸入是PAL制的全電視信號(hào)，LM1881從標(biāo)準(zhǔn)的負(fù)同步PAL視頻信號(hào)中分離出有效的行/場同步信號(hào)等，并將其送入FPGA以產(chǎn)生系統(tǒng)的各級(jí)邏輯控制時(shí)序。

　　1.2.4 FPGA邏輯控制模塊

　　由于系統(tǒng)中各個(gè)芯片的功能相對獨(dú)立，要協(xié)調(diào)這些芯片的運(yùn)作，就需要一片起控制邏輯作用的可編程芯片，為此，選用了Xilinx公司的SPARTAN-Ⅱ系列的XC2S50TQ144芯片，它不僅能滿足系統(tǒng)的控制要求，而且也可以為將來系統(tǒng)的功能擴(kuò)展提供控制邏輯。

　　1.2.5 單片機(jī)

　　C8051F121是CYGNAL公司的一款高性能的單片機(jī)，該芯片具有高速、片內(nèi)大容量存儲(chǔ)、豐富靈活的外設(shè)接口等特點(diǎn)。因此在本設(shè)計(jì)中采用它作為主控制芯片。

　　在本設(shè)計(jì)中，將C8051F121的系統(tǒng)時(shí)鐘配置成80 MHz，因此峰值速度達(dá)到80 MIPS，視頻圖形的場頻為50 Hz，這樣對圖形存儲(chǔ)器的每場刷新時(shí)間是滿足的。

　　C8051F121字符存儲(chǔ)采用“圖形方式”，用EPROM來存儲(chǔ)字符或圖形的點(diǎn)陣數(shù)據(jù)，其點(diǎn)陣形式由設(shè)計(jì)者自己決定，具有更大的靈活性。其基本工作原理如下：CPU從ROM字庫中取出要顯示字符的點(diǎn)陣數(shù)據(jù)，根據(jù)所設(shè)定的在屏幕上的顯示位置，送到顯示RAM的對應(yīng)位置中去;然后由FPGA產(chǎn)生地址信號(hào)對顯示RAM進(jìn)行掃描，將字符點(diǎn)陣信號(hào)并行讀出;最后經(jīng)過并串變換電路轉(zhuǎn)化為串行碼輸出;再與視頻圖像信號(hào)疊加后送監(jiān)視器屏幕顯示。

　　該設(shè)計(jì)具有顯示字符多、顯示編輯功能強(qiáng)、硬件電路簡化、軟件設(shè)計(jì)簡單、可靠性強(qiáng)、實(shí)用性好、價(jià)格適中等優(yōu)點(diǎn)，是視頻漢字字符疊加的一種較好的選擇方案。

　　1.2.6 圖形緩沖模塊

　　由于所要疊加的圖形、漢字?jǐn)?shù)據(jù)大概占20行，如按一行顯示40個(gè)字符，一個(gè)字符的容量為32個(gè)字節(jié)，因此容量需求為：40×32×20=25 KB，因此圖形存儲(chǔ)器選擇IDT公司的IDT70V08(64K×8 b)雙口RAM來存儲(chǔ)所要疊加的圖形、漢字?jǐn)?shù)據(jù)。

　　IDT70V08是IDT公司的一款高速低功耗64K×8 b的雙端口靜態(tài)RAM。提供兩個(gè)端口，允許獨(dú)立、異步地對存儲(chǔ)器的存儲(chǔ)單元進(jìn)行讀寫。應(yīng)用領(lǐng)域包括內(nèi)部/多處理器設(shè)計(jì)，通信狀態(tài)緩沖和雙端口視頻/圖像存儲(chǔ)器。

　　1.2.7 視頻疊加電路

　　用于實(shí)現(xiàn)視頻與圖形、字符的疊加，并最終由視頻監(jiān)視器顯示疊加結(jié)果。

　　2 系統(tǒng)軟件設(shè)計(jì)

　　單片機(jī)軟件是設(shè)計(jì)的核心部分。通過軟件實(shí)現(xiàn)的功能如圖2所示。其主程序流程圖如圖3所示。

?

　　3 結(jié)語

　　由于在本設(shè)計(jì)中嵌入式高性能單片機(jī)和大規(guī)?，F(xiàn)場可編程器件的靈活運(yùn)用，采用了在線系統(tǒng)編程技術(shù)，使系統(tǒng)更具有靈活性，系統(tǒng)升級(jí)方便。不僅使得設(shè)計(jì)變得更加簡潔，硬件設(shè)計(jì)大為簡化，縮減了硬件開支，減小了設(shè)備體積，大大節(jié)約了成本，而且也提高了設(shè)備的可靠性。

　　因此這一技術(shù)可廣泛應(yīng)用于工業(yè)、商業(yè)、金融、交通、公安、軍事及住宅小區(qū)等社會(huì)生活的各個(gè)方面。