RISC-V 體系結(jié)構(gòu)特點(diǎn)和指令集介紹

曾在蘋果、特斯拉、Intel、AMD等多家公司擔(dān)任高管的芯片大神Jim Keller在 2022 年的一次演講中，宣稱處理器的未來是屬于 RISC-V 的。他認(rèn)為，RISC-V未來將會(huì)超越現(xiàn)在的市場(chǎng)霸主 x86 與 ARM 。

當(dāng)年 AMD 能先于 Intel 推出劃時(shí)代的 64 位 x86 處理器，就是Jim Keller的功勞。Jim Keller后來把硅谷的大廠轉(zhuǎn)了個(gè)遍，每到一處必推出震動(dòng)業(yè)界的處理器產(chǎn)品。

能被芯片大神看好的RISC-V ，究竟是何方神圣？

01

RISC-V的緣起

此事要從計(jì)算機(jī)科學(xué)的圣地——加州大學(xué)伯克利分校說起。2010 年時(shí)，加州大學(xué)伯克利分校的 Krste Asanovic 教授、Andrew Waterman 和 Yunsup Lee 共同設(shè)計(jì)發(fā)明。RISC-V 也得到了圖靈獎(jiǎng)獲得者 David A. Patterson 的支持，他可是計(jì)算機(jī)體系結(jié)構(gòu)的權(quán)威大佬。 他們做這件事的初衷是便于開展教學(xué)工作。業(yè)界雖有成熟的 x86 與 ARM 架構(gòu)，但二者的架構(gòu)過于復(fù)雜，并且存在高昂的授權(quán)費(fèi)用。不過這能難倒加州大學(xué)伯克利分校計(jì)算機(jī)系嗎？ 于是一個(gè)簡(jiǎn)潔、開放、免費(fèi)的處理器體系結(jié)構(gòu) RISC-V 誕生了。RISC 是精簡(jiǎn)指令集計(jì)算機(jī)（Reduced Instruction Set Compute）的縮寫，V 是羅馬數(shù)字 5，是第五代指令集體系結(jié)構(gòu) 的意思。所以它正確的讀法應(yīng)該是“risk five”。 ? RISC-V 在教學(xué)上便利的特點(diǎn)，其實(shí)也迎合了業(yè)界的強(qiáng)烈呼喚，所以短短幾年內(nèi)它就從學(xué)術(shù)走向了工業(yè)級(jí)應(yīng)用。尤其是在 2022 年，RISC-V 概念引爆市場(chǎng)，這一年也稱為 RISC-V 的元年。

展望未來，RISC-V 攻城略地的本錢是什么？我們從它的體系結(jié)構(gòu)來管窺一二。

02

后來者居上：RISC-V 體系結(jié)構(gòu)特點(diǎn)

RISC-V 體系結(jié)構(gòu)最基礎(chǔ)的特點(diǎn)有三個(gè)——開源、精簡(jiǎn)、模塊化。這三個(gè)特點(diǎn)為何如此受到業(yè)界青睞？通過與 x86 、ARM 的對(duì)比最容易說清楚問題。 ? ?

開源

RISC-V 采用 BSD 開源協(xié)議，既不會(huì)受到單一商業(yè)體的控制，也不會(huì)有商業(yè)上的糾紛，有利于大規(guī)模推廣。這要感謝加州大學(xué)伯克利分校對(duì)計(jì)算機(jī)科學(xué)事業(yè)的慷慨貢獻(xiàn)。 x86則是全封閉體系結(jié)構(gòu) ，只有 Intel 和 AMD 獨(dú)享；使用 ARM 則要支付昂貴的授權(quán)費(fèi)，也只有實(shí)力強(qiáng)大的廠商才玩得起。 ?

精簡(jiǎn)

RISC-V 指令集和體系結(jié)構(gòu) 設(shè)計(jì)說明文檔只有幾百頁(yè)，而有些商業(yè)芯片則有數(shù)萬頁(yè)的文檔。這說明RISC-V有著更強(qiáng)的可擴(kuò)展性，這也是后發(fā)者的優(yōu)勢(shì)，可以摒棄掉很多繁雜冗余的設(shè)計(jì)，保留最實(shí)用的部分。 ?

模塊化

不同于 x86 與 ARM 這樣的通用體系結(jié)構(gòu) ，RISC-V的用戶可根據(jù)業(yè)務(wù)需求（例如弱計(jì)算、低功耗場(chǎng)景，或者智能化、高性能計(jì)算場(chǎng)景等）進(jìn)行定制。

縱觀 IT 歷史發(fā)展，最初市場(chǎng)由“Wintel”聯(lián)盟（Windows + Intel）雙巨頭主導(dǎo)。Intel 發(fā)布一款新處理器，微軟就會(huì)升級(jí)軟件把芯片的性能吃掉，行業(yè)大部分利潤(rùn)也就被如此收割。 隨后移動(dòng)互聯(lián)網(wǎng)的崛起，主導(dǎo)者變?yōu)榱恕癆AA”（ARM、Android、Apple）。以谷歌為代表的互聯(lián)網(wǎng)公司興起，依托于 Linux 這樣的開源軟件，他們擺脫了微軟的控制。ARM 的授權(quán)生產(chǎn)模式，又孕育出了不少像高通這樣成功的芯片制造企業(yè)。市場(chǎng)進(jìn)一步開放，不再是寡頭的時(shí)代。 現(xiàn)在如今，我們正在進(jìn)入人工智能（AI）+ 物聯(lián)網(wǎng)（IoT）的 AIoT 時(shí)代，市場(chǎng)將會(huì)百花齊放，那么主導(dǎo)者會(huì)是誰？我想那一定是盡早在 RISC-V 體系結(jié)構(gòu)上進(jìn)行布局的遠(yuǎn)見者們。 如果你不想錯(cuò)失這個(gè)未來最大的市場(chǎng)，要穩(wěn)穩(wěn)地站在風(fēng)口上，就從《RISC-V 體系結(jié)構(gòu)編程與實(shí)踐》這本書開始學(xué)習(xí)吧。它包含了 RISC-V 體系結(jié)構(gòu)、指令集、內(nèi)存管理、實(shí)驗(yàn)環(huán)境搭建等內(nèi)容，涵蓋從理論到實(shí)踐的完整過程。 ? ? ? ? 點(diǎn)擊封面，即可購(gòu)書 ? ?

我們先從 RISC-V 最具特色的指令集體系結(jié)構(gòu)說起。

03

理解 RISC-V 的語言：指令集介紹

對(duì)于一臺(tái)計(jì)算機(jī)來說，最基礎(chǔ)的組成是什么？硬件是芯片，軟件是操作系統(tǒng)。而對(duì)于處理器架構(gòu)來說，最核心的部分是指令集體系結(jié)構(gòu)（Instruction Set Architecture，ISA）。 指令集是計(jì)算機(jī)硬件與軟件真正的交界處。它以指令的形式，定義了 CPU 可對(duì)外提供的操作，就像是 CPU 的語言；而 CPU 的執(zhí)行又依賴外界向它輸入的指令。再龐大的軟件也是由文本形式的源代碼，編譯成一條條二進(jìn)制指令，交由 CPU 來執(zhí)行，從而構(gòu)成我們今天的信息世界。 當(dāng)前業(yè)界比較流行的指令集設(shè)計(jì)采用的是增量式方法，即增加新指令時(shí)，要做到保持向后二進(jìn)制兼容。這看起來似乎沒什么問題，但已經(jīng)被棄用甚至是存在錯(cuò)誤的舊有指令也要一并保留下來，這就會(huì)造成指令集無謂的龐大，變得臃腫、冗雜。 作為后發(fā)者的 RISC-V，自然就在設(shè)計(jì)之初，避免了增量式帶來的問題，采用了模塊化的設(shè)計(jì)方法。 模塊化設(shè)計(jì)方法，就是設(shè)計(jì)一個(gè)最小集合和最基礎(chǔ)的指令集。最小指令集可以完整地實(shí)現(xiàn)一個(gè)軟件棧，其他特殊功能的指令集可以在最小指令集的基礎(chǔ)上，通過模塊化的方式疊加實(shí)現(xiàn)。 這也就是為什么 RISC-V 可以根據(jù)應(yīng)用場(chǎng)景，實(shí)現(xiàn)差異化的定制。它在設(shè)計(jì)原則上就避開了攤大餅式的增量陷阱，而采用了搭樂高式的靈活拼裝方式。 RISC-V 針對(duì) 32 位處理器的最小指令集是 RV32I，針對(duì)64 位的是RV64I。在 RV32I 和 RV64I 的基礎(chǔ)上，RISC-V 還定義了一級(jí)擴(kuò)展指令集。芯片設(shè)計(jì)者可以根據(jù)業(yè)務(wù)需求選擇擴(kuò)展指令集。具體描述如下表所示：

04

輕松上手：搭建實(shí)驗(yàn)環(huán)境

要想從入門到不放棄，動(dòng)手實(shí)際體驗(yàn)是必不可少的?？赡苣銜?huì)產(chǎn)生一個(gè)疑問，學(xué)習(xí) RISC-V 是不是還要先買塊開發(fā)板？那編譯、開發(fā)、調(diào)試是不是門檻很高？ 其實(shí)這不是必需的。《RISC-V 體系結(jié)構(gòu)編程與實(shí)踐》一書中給出了基于 QEMU 或者 NEMU 模擬器上進(jìn)行實(shí)驗(yàn)的方法，而且作者團(tuán)隊(duì)奔跑吧 Linux 社區(qū)還提供了他們自研、開源的小型操作系統(tǒng) BenOS。本書對(duì)初學(xué)者相當(dāng)友好，可以說是“傻瓜式”的開局。 QEMU 是使用最廣泛的開源虛擬機(jī)軟件，也是做系統(tǒng)底層開發(fā)和嵌入式開發(fā)的必備神器。NEMU 則是由南京大學(xué)實(shí)現(xiàn)，用于教學(xué)的計(jì)算機(jī)指令集體系結(jié)構(gòu)模擬器。由中科院牽頭研發(fā)出的香山高性能 RISC-V 處理器，就使用了 NEMU 進(jìn)行前期指令集和體系結(jié)構(gòu)的模擬。 我們來看一下如何在 QEMU 上實(shí)現(xiàn) RISC-V 版的“hello, world”吧。 ?

準(zhǔn)備工作

·?安裝了 Linux 操作系統(tǒng)的主機(jī)。

·?從 GitHub 下載 BenOS 源碼。

https://github.com/runninglinuxkernel/BenOS

·?在 Linux 上安裝下列工具：qemu-system-misc、libncurses5-dev、gcc-riscv64-linux-gnu、build-essential、git、bison、flex、libssl-dev。

編譯BenOS

運(yùn)行

大功告成！就這么簡(jiǎn)單。

05

結(jié)語

目前市面上主流的技術(shù)架構(gòu)是終端使用ARM 芯片，服務(wù)端使用 x86 的 CPU。但這樣設(shè)計(jì)架構(gòu)，企業(yè)就需要維護(hù)兩套技術(shù)體系的研發(fā)，從資源使用角度來說相當(dāng)不經(jīng)濟(jì)。 RISC-V 讓全平臺(tái)底層技術(shù)棧的統(tǒng)一有了希望。只需要一套技術(shù)體系，即可適應(yīng)從處理器到操作系統(tǒng)、基礎(chǔ)軟件庫(kù)、上層應(yīng)用的研發(fā)工作。這也是芯片公司、互聯(lián)網(wǎng)公司如此青睞 RISC-V 的重要原因。 目前我國(guó)在 RISC-V 體系結(jié)構(gòu)上保持領(lǐng)先水平。香山處理器團(tuán)隊(duì)也參與了《RISC-V 體系結(jié)構(gòu)編程與實(shí)踐》的審校工作，為本書提供了更加權(quán)威、深度的技術(shù)細(xì)節(jié)內(nèi)容。

編輯：黃飛

?