Micron可管理NAND 適用于移動設(shè)備的嵌入式大容量存儲

與多年前相比，現(xiàn)在的移動消費電子裝置結(jié)構(gòu)復(fù)雜，功能豐富，能夠存儲大量音樂、照片和視頻內(nèi)容。讓人欣慰的是，存儲系統(tǒng)的體系結(jié)構(gòu)能夠適應(yīng)這些新的數(shù)據(jù)密集型應(yīng)用。例如，適用于大容量存儲的高性價比緊湊型 NAND 閃存就替代了手機、MP3 播放器和數(shù)碼相機中使用的 NOR 閃存和其它非易失性存儲裝置。

隨著工藝技術(shù)的進步，存儲器密度大約每 12 至 18 個月即提高一倍。對于 NAND 閃存而言，這意味著對多層單元 （MLC） 技術(shù)的重視程度日益提高。傳統(tǒng)的單層單元 （SLC） NAND 閃存每個存儲單位能夠存儲一個數(shù)據(jù)位。MLC 技術(shù)能夠?qū)崿F(xiàn)在單個存儲單元中存放多個數(shù)據(jù)位，數(shù)據(jù)的存儲容量達到相同大小 NAND 閃存設(shè)備的兩倍。MLC NAND進一步加快了 NAND 閃存的每字節(jié)成本，并為新的應(yīng)用提供了發(fā)展空間。市場趨勢顯示MLC 閃存的出貨量在 2007 年初超過了 SLC 閃存。

MLC NAND 的采用，NAND 產(chǎn)品周期的縮短讓系統(tǒng)設(shè)計人員的工作越來越復(fù)雜。傳統(tǒng)的SLC NAND 閃存，每 512 字節(jié)只需要一位錯誤校驗碼，大多數(shù)新型嵌入式處理器都可以直接為其提供支持。而現(xiàn)在的 MLC 閃存設(shè)備卻不同，需要每 512 字節(jié)扇區(qū) 4 位校驗碼，將來的 MLC NAND 對 ECC 的要求將超過每 512 字節(jié)扇區(qū) 8 位校驗。高級 ECC 算法的實現(xiàn)和硬件加速電路對嵌入式處理器和主機系統(tǒng)在設(shè)計方面構(gòu)成了很大的挑戰(zhàn)。

系統(tǒng)設(shè)計人員還必須能夠應(yīng)對 NAND 閃存的快速更新?lián)Q代，以及不同供應(yīng)商之間產(chǎn)品功能差別帶來的挑戰(zhàn)。系統(tǒng)設(shè)計人員和處理器制造商為跟上 NAND 閃存制造商的步伐必須在硬件和軟件開發(fā)方面進行更多資源投入。更為重要的是，額外的開發(fā)工作可能會對上市時間產(chǎn)生較大影響。

Micron 可管理 NAND

正確的解決辦法是：采用 Micron 的創(chuàng)新式可管理 NAND 產(chǎn)品?？晒芾?NAND 閃存將Micron 的高質(zhì)量低成本 NAND 閃爍存儲器與半高型高速MultiMediaCard. （MMC） 控制器結(jié)合在一起，并采用了符合 JEDEC 標(biāo)準(zhǔn)的 BGA 封裝和高級 10 信號接口。

MMC 是一種特征突出的高性能接口，無線消費電子應(yīng)用中的幾乎所有嵌入式處理器均支持該接口。如果使用 8 位數(shù)據(jù)總線和標(biāo)準(zhǔn) BGA，可管理 NAND 支持 52 MB/秒（峰值）的接口速率。因為處理器的接口沒有變化，所以 BGA 中的 NAND 底層技術(shù)可以在不影響應(yīng)用的情況下更改。這種方法能夠延長更高密度解決方案的使用壽命，從而能夠通過一種系統(tǒng)主板設(shè)計支持多種元件密度。

可管理 NAND 的另一個主要優(yōu)勢是消除了對主機處理器上特定供應(yīng)商閃存固件及驅(qū)動程序的依賴（這種依賴性使得主機處理器需要協(xié)調(diào)程序/擦除/讀取功能并管理壞塊和壞位）從而將標(biāo)準(zhǔn)的 NAND 成為簡單的讀寫設(shè)備。主機處理器不必考慮諸如 NAND 塊大小、頁面大小、新增功能、進程產(chǎn)生、MLC 與 SLC、平均讀寫算法以及 ECC 要求等不必要的NAND 功能細(xì)節(jié)。只要具有工業(yè)標(biāo)準(zhǔn)的通用 MMC 設(shè)備驅(qū)動程序即可讓處理器與 Micron可管理 NAND 以及其它供應(yīng)商生產(chǎn)的符合相同標(biāo)準(zhǔn)的產(chǎn)品實現(xiàn)無縫配合。

可管理 NAND 設(shè)備概念已被提議作為一種行業(yè)標(biāo)準(zhǔn)被大家接受。The

MultiMediaCard Association 和 JEDEC 于 2006 年 12 月聯(lián)合宣布將 eMMC. 作為此類別閃爍存儲設(shè)備的名稱和商標(biāo)。

圖 1：NAND 閃存配置可管理 NAND 功能

可管理 NAND 是一種具有 MMC 接口的多合一存儲器和控制器設(shè)備。它符合MMC 系統(tǒng)規(guī)范版本 4.2，并且與 MMCplus.、MMCmobile.、MMCmicro. 以及過去的MMC 完全兼容。

主要功能：

。 。 可同時支持 MMC 和 SPI 模式操作

。 。 主機可選擇 x1、x4 和 x8 I/O

。 。 52 MHz 時鐘速度（最高）

。 。 416 Mb/s （52 MB/s） 數(shù)據(jù)速率（最高）

。 。 3.3V 和 1.8V 工作電壓

。 。 密碼保護

。 。 永久和臨時寫保護

。 。 內(nèi)部 ECC、平均讀寫算法和數(shù)據(jù)塊管理。

可管理 NAND 的 JEDEC 標(biāo)準(zhǔn) BGA 封裝具有集成諸如 DRAM 等其它存儲器組件的潛在能力，可以幫助系統(tǒng)設(shè)計人員實現(xiàn)高度集成的系統(tǒng)存儲解決方案。

表 1：可管理 NAND 屬性

圖 2：可管理 NAND 封裝細(xì)節(jié)

注釋：尺寸單位為毫米。

系統(tǒng)實現(xiàn)方式

如果主機處理器可以與標(biāo)準(zhǔn) NAND 閃存直接接口，則可實現(xiàn)最低的物料清單 （BOM） 成本。除非處理器具有用于 NAND 所需的內(nèi)置支持，否則 NAND 閃存的操作復(fù)雜性可能會令系統(tǒng)設(shè)計人員頭痛。

可通過軟件實現(xiàn)相對簡單的 SLC NAND 閃存 ECC 算法，但是更高性能的應(yīng)用需要硬件支持。將來的 MLC 設(shè)備將需要更復(fù)雜的 ECC 和數(shù)據(jù)塊管理功能，并且會不斷地將需求附加到處理器支持硬件上。

在選擇 NAND 解決方案時，系統(tǒng)設(shè)計人員應(yīng)考慮開發(fā)資源以及系統(tǒng)性能與應(yīng)用需求之間是否匹配。開發(fā)團隊是否具有軟件開發(fā)資源，并且具有 NAND 存儲器數(shù)據(jù)塊管理軟件代碼？選擇用于項目的嵌入式處理器是否具有適用于 NAND 設(shè)備的 ECC 功能？如果具有，ECC 是否支持 MLC NAND 閃存所需的更大位校驗要求，以及是否具有應(yīng)用所需的足夠性能。

圖 3：NAND 存儲器選擇樹形圖

另一個要考慮的問題是不同供應(yīng)商原始提供的 NAND 設(shè)備之間的兼容性，以及如何將系統(tǒng)設(shè)計擴展到后幾代 NAND 閃存。

在許多情況下，開發(fā)資源的缺乏、處理器的限制，以及對性能的要求使得可管理 NAND 成為適用于項目要求的最理想的解決方案，它同時還具有成本最低，上市時間最短的特點。

可管理 NAND 消除了 SLC/MLC 和不同頁面尺寸等 NAND 閃存依賴性。其中包括了

一個標(biāo)準(zhǔn)數(shù)據(jù)塊級接口以及一個錯誤管理和平均讀寫控制器，從而讓處理器不必處理這些任務(wù)。根據(jù)處理器提供的 NAND 閃存的不同，這一特性能夠節(jié)省寶貴的處理時間和代碼存儲空間。該功能即可消除對更高性能處理器或額外硬件/軟件設(shè)計資源的依賴。

可管理 NAND 可以連接到無線和消費電器設(shè)備中使用的眾多嵌入式處理器上的

SD/MMC 端口。除電源外，這一簡單的接口還具有 3、6 或 10 個信號 I/O，對應(yīng)于時鐘總線、命令總線以及 x1、x4 或 x8 數(shù)據(jù)總線。

可管理 NAND 控制器被優(yōu)化為能夠利用程序緩存和讀取緩存等特定 NAND 閃存性能

特征。這些特性能夠在原始 NAND 實現(xiàn)中提供明顯的性能提升。還可以直接從 NAND 啟動系統(tǒng)。

圖 4：系統(tǒng)結(jié)構(gòu)示意圖

總結(jié)

對于需要大容量數(shù)據(jù)存儲的移動消費電子設(shè)備而言，NAND 閃存從技術(shù)角度而言是您最合適的選擇。NAND 閃存已經(jīng)從傳統(tǒng)的 SLC 發(fā)展到 MLC NAND，MLC 需要更高級別 的 ECC。設(shè)計人員面臨的挑戰(zhàn)是一方面要符合今后 MLC NAND 閃存設(shè)備日益提高的 ECC 要求，另一方面仍要支持所有 NAND 設(shè)備所需的數(shù)據(jù)塊管理和平均讀寫例程。

Micron 的可管理 NAND 讓系統(tǒng)設(shè)計過程中 NAND 閃存實現(xiàn)方式的復(fù)雜程度有所降

低。它將內(nèi)部控制器和 NAND 閃存部件結(jié)合在 JEDEC 標(biāo)準(zhǔn) BGA 封裝中。它具有一

個可以被大多數(shù)移動和消費電子設(shè)備中多種處理器支持的 MMC 接口。

如果嵌入式主機處理器能夠與 NAND 閃存直接實現(xiàn)接口，則系統(tǒng)設(shè)計人員可以獲得很低的 BOM 成本。但是，如果資源有限，并且處理器無法直接與 NAND 閃存實現(xiàn)接口，則可管理 NAND 能夠提供更吸引人的解決方案。

Micron 的可管理 NAND 能夠以便于使用的 BGA 封裝方式提供所有必需的 NAND 閃

存管理功能，節(jié)省了大量以前需要進行硬件和軟件開發(fā)的資源。除了提供所有主要功能外，可管理 NAND 還可以通過分擔(dān)處理器承擔(dān)的多項底層任務(wù)負(fù)荷，提供更高的性能。