使用Vivado 2017調(diào)用Modelsim的詳細(xì)步驟

Vivado是Xilinx公司的FPGA開發(fā)工具，熟悉Xilinx的工程師應(yīng)該對(duì)ISE比較不陌生，但是隨著時(shí)代的發(fā)展，F(xiàn)PGA芯片進(jìn)步很快，Xilinx也已經(jīng)宣布不再對(duì)ISE進(jìn)行更新，這就意味著Vivado將在以后的發(fā)展中逐漸取代ISE，所以掌握好Vivavo的使用，是一個(gè)FPGA工程師必備的技能。今天的文章主要是講解怎么調(diào)用Modelsim進(jìn)行仿真。

本次使用的Vivado版本為Vivado_2017.3版本，從Xilinx官方文檔可以了解到，該版本的Vivado只支持Modelsim10.6或者更高版本，但是筆者只有Modelsim10.5，發(fā)現(xiàn)Modelsim10.5的版本也是可以使用的。筆者嘗試過Modelsim10.4，發(fā)現(xiàn)該版本不支持。所以需要使用Vivado2017.3來調(diào)用Modelsim的工程師，需要選擇正確的Modelsim版本。否者將調(diào)用失敗。

下面將講解怎樣使用Vivado調(diào)用Modelsim

第一步：選擇“Tools”在下拉菜單中選擇“Compile Simulation Libraries...”

圖1、選擇 “Compile Simulation Libraries...”選項(xiàng)

第二步：如圖2所示，“Compiled library location:”是生成庫的位置，可以自行設(shè)置。

“Simulator executable path:”選擇安裝Modelsim路徑的“win64”文件夾目錄。由于筆者使用的是64位系統(tǒng)和64位Modelsim安裝包，所以Compile 32-bit libraries這個(gè)選項(xiàng)不用勾選，具體64位系統(tǒng)勾選是否能運(yùn)行，尚未嘗試。如果您是32位的Modelsim和系統(tǒng)，建議勾選。設(shè)置完畢，點(diǎn)擊“Compile”選項(xiàng)，開始編譯庫。

圖2、庫路徑選擇

圖3、庫生成中

第三步：完成庫的編譯之后，打開一個(gè)有仿真激勵(lì)的工程，在“Flow Navigator”窗口中，有個(gè)SIMULATION，展開有個(gè)Run Simulation ，然后右鍵，選擇“Simulation Settings...”

在這里說一點(diǎn)題外話，提及到Flow Navigator 窗口可能有些讀者，甚至半吊子的老司機(jī)會(huì)一時(shí)半會(huì)不知道是哪里，F(xiàn)PGA開發(fā)軟件的窗口可能我們都熟悉，但是每個(gè)窗口是有對(duì)應(yīng)的名字的，希望大家能夠?qū)敬翱诘拿钟兴私猓鸫a提倒哪個(gè)窗口的時(shí)候，能夠反應(yīng)過來。

圖4、選擇仿真設(shè)置

選擇進(jìn)去后，看到如圖5的界面?！癟arget simulator”選擇“Modelsim Simulator”

“Compiled library location:”選擇您剛才生成庫的目錄。其它保持默認(rèn)即可。

圖5、仿真設(shè)置

最后點(diǎn)擊OK完成設(shè)置。

第四步：在圖4中，左鍵Run Simulation就出現(xiàn)仿真選項(xiàng)，一般選擇第一個(gè)行為仿真。到這里，Modelsim就可以調(diào)用成功了。

最后需要提及一點(diǎn)：用過ISE調(diào)用Modelsim的工程師可能還記得，在ISE調(diào)用Modelsim的時(shí)候，需要在Modelsim的.int文件添加庫路徑，在Vivado上是不需要這個(gè)操作的。

介于有讀者提出為什么不直接使用Modelsim。筆者這篇文章只是告訴大家怎么從Vivado調(diào)用，以后的使用還是建議多從Modelsim直接建立工程，待掌握好了Modelsim，相信你們也會(huì)知道Vivado或者ISE調(diào)用的原理了，它也是生成do文件執(zhí)行的！