嵌入式設(shè)計(jì)經(jīng)驗(yàn)：ARM-WinCE平臺(tái)時(shí)鐘同步設(shè)計(jì)

時(shí)鐘同步是分布式系統(tǒng)的核心技術(shù)之一，為實(shí)現(xiàn)基于ARM-WinCE嵌入式系統(tǒng)平臺(tái)的測(cè)試儀器組建分布式測(cè)試系統(tǒng)，在介紹IEEE1588精確時(shí)鐘協(xié)議基本原理的基礎(chǔ)上，提出了使用具有IEEE1588協(xié)議硬件支持功能的DP83640以太網(wǎng)物理層收發(fā)器在基于ARM-WinCE的嵌入式系統(tǒng)平臺(tái)上實(shí)現(xiàn)時(shí)鐘同步的設(shè)計(jì)方案，給出了硬件設(shè)計(jì)的接口電路和軟件設(shè)計(jì)框架。經(jīng)測(cè)試該方案可達(dá)到不低于1μs的同步精度。

隨著計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)通信技術(shù)的進(jìn)步，組建分布式網(wǎng)絡(luò)化測(cè)試系統(tǒng)，提高測(cè)試效率、共享信息資源，已成為現(xiàn)代測(cè)試系統(tǒng)發(fā)展的方向。分布式測(cè)試系統(tǒng)通過(guò)網(wǎng)絡(luò)等通信媒介把分布于各測(cè)試點(diǎn)、獨(dú)立完成特定功能的測(cè)試設(shè)備連接起來(lái)，以達(dá)到測(cè)試資源共享和協(xié)同工作等目的。時(shí)鐘同步是分布式系統(tǒng)的核心技術(shù)之一，其目的是維護(hù)一個(gè)全局一致的物理或邏輯時(shí)鐘，使得系統(tǒng)內(nèi)各個(gè)節(jié)點(diǎn)中與時(shí)間有關(guān)的信息、事件及行為有一個(gè)全局一致的解釋。IEEE1588精確時(shí)鐘協(xié)議是當(dāng)前分布式測(cè)試系統(tǒng)中時(shí)鐘同步研究的熱點(diǎn)。采用硬件支持的IEEE1588協(xié)議能夠在以太網(wǎng)中不同結(jié)點(diǎn)之間實(shí)現(xiàn)納秒級(jí)的時(shí)鐘同步，為工廠自動(dòng)化、測(cè)試和測(cè)量以及通信等領(lǐng)域需要高精度時(shí)鐘同步的應(yīng)用提供了一種有效的解決方案。本文采用具有IEEE1588精確時(shí)鐘協(xié)議硬件支持功能DP83640芯片在基于ARM和WinCE的嵌入式系統(tǒng)平臺(tái)上實(shí)現(xiàn)IEEE1588協(xié)議，為基于嵌入式系統(tǒng)的智能測(cè)試儀器組成分布式測(cè)試系統(tǒng)奠定了基礎(chǔ)。

1 IEEE1588協(xié)議原理

IEEE1588的全稱是“網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)”，簡(jiǎn)稱精確時(shí)鐘協(xié)議（Precision Time Protocol，PIP）。IEEE1588協(xié)議是通用的提升網(wǎng)絡(luò)系統(tǒng)定時(shí)同步能力的規(guī)范，在起草過(guò)程中主要參考以太網(wǎng)來(lái)編制，使分布式通信網(wǎng)絡(luò)能夠具有嚴(yán)格的定時(shí)同步，并且應(yīng)用于工業(yè)自動(dòng)化系統(tǒng)?；緲?gòu)思是通過(guò)硬件和軟件將網(wǎng)絡(luò)設(shè)備（客戶機(jī)）的內(nèi)時(shí)鐘與主控機(jī)的主時(shí)鐘實(shí)現(xiàn)同步，提供同步建立時(shí)間小于10μs的運(yùn)用，與未執(zhí)行IEEE1588協(xié)議的以太網(wǎng)延遲時(shí)間1000μs相比，整個(gè)網(wǎng)絡(luò)的定時(shí)同步指標(biāo)有顯著的改善。

IEEE1588時(shí)鐘協(xié)議在進(jìn)行時(shí)鐘同步時(shí)，主時(shí)鐘設(shè)備按照一定的時(shí)間間隔（一般為2 s）周期性地以廣播方式發(fā)送同步報(bào)文（Sync）和同步跟隨報(bào)文（FollowUp），且在FollowUp報(bào)文中記錄Sync報(bào)文的發(fā)送時(shí)間戳t1，而從時(shí)鐘設(shè)備接收Syne報(bào)文記錄接收時(shí)間戳為t2；然后，從時(shí)鐘設(shè)備節(jié)點(diǎn)定期發(fā)送延遲請(qǐng)求報(bào)文（Delay_Req）（一般4~60 s發(fā)送一次），并記錄其發(fā)送時(shí)間戳t3，主時(shí)鐘設(shè)備接收判延遲請(qǐng)求后，記錄接收時(shí)間戳t4，并給相應(yīng)從節(jié)點(diǎn)發(fā)送延遲請(qǐng)求響應(yīng)報(bào)文（Delay_Resp），該報(bào)文信息中包古時(shí)間戳t4.通過(guò)得到的4個(gè)時(shí)間戳，可以計(jì)算出主從時(shí)鐘之間的偏移量Toffset和網(wǎng)絡(luò)傳輸?shù)木€路延遲ms_delay，其過(guò)程如圖1所示。

圖1 時(shí)鐘同步過(guò)程

Sync報(bào)文在主從設(shè)備的時(shí)差為：

Delay_Req報(bào)文在主從設(shè)備的時(shí)差為：

Sync報(bào)文傳送時(shí)主從設(shè)備的線路延遲為：

Delay_Req報(bào)文傳送時(shí)主從設(shè)備線路延遲為：

Toffest 可以分別用t2-t2m 和t3-t3m表示：

由（5）+（6）得：

由（5）-（6）得：

在線路對(duì)稱的情況下，有：

偏移量：

線路延遲：

得到了從時(shí)鐘與主時(shí)鐘之間的時(shí)間偏移值，就可以采用適當(dāng)?shù)恼{(diào)節(jié)算法來(lái)調(diào)節(jié)從時(shí)鐘，最終使得從時(shí)鐘與主時(shí)鐘同步。從時(shí)鐘并不是每個(gè)同步周期都需要進(jìn)行時(shí)間同步，而是根據(jù)從時(shí)鐘與主時(shí)鐘之間的時(shí)間偏移值等時(shí)間信息來(lái)決定是否需要進(jìn)行時(shí)間同步。當(dāng)主從時(shí)鐘之間建立起穩(wěn)定的同步關(guān)系后，從時(shí)鐘還需周期性地監(jiān)聽來(lái)自主時(shí)鐘發(fā)布的Sync報(bào)文，一旦出現(xiàn)主從時(shí)鐘之間不處于時(shí)間同步的狀態(tài)，就重新進(jìn)行上述的時(shí)間同步過(guò)程，直到重新達(dá)到主從時(shí)鐘之間的時(shí)間同步。

IEEE1588協(xié)議的運(yùn)行是由時(shí)間戳驅(qū)動(dòng)的，時(shí)鐘同步精度主要?dú)w結(jié)為時(shí)間戳的定時(shí)精度。IEEE1588使用UDP協(xié)議發(fā)送網(wǎng)絡(luò)同步報(bào)文，基于UDP協(xié)議傳輸?shù)倪^(guò)程都是在TCP/IP協(xié)議模型下進(jìn)行數(shù)據(jù)包的逐層封裝和傳遞的。要使時(shí)鐘獲得的報(bào)文發(fā)送時(shí)間和報(bào)文接收時(shí)間相對(duì)精確、穩(wěn)定，且把發(fā)送延遲和接收延遲不相等這種因素對(duì)計(jì)算傳播延遲產(chǎn)生的影響減小到最低，最好的解決辦法就是在TCP/IP協(xié)議棧的底層即物理層對(duì)同步報(bào)文標(biāo)記時(shí)間戳，標(biāo)記時(shí)間戳的操作越接近物理層，計(jì)算得到的主從時(shí)鐘的時(shí)間偏移量和傳播線路延遲就越準(zhǔn)確。要實(shí)現(xiàn)這一目的就必須加入專門的硬件設(shè)備。美國(guó)國(guó)家半導(dǎo)體公司（National Semiconductor）推出的DP83640芯片就是一款集成IEEE1588精確時(shí)鐘協(xié)議硬件支持功能的以太網(wǎng)收發(fā)器。芯片內(nèi)置高精度IEEE1588時(shí)鐘，并具有由硬件執(zhí)行的時(shí)間戳標(biāo)記功能，可為接收及發(fā)送信息包加入時(shí)間標(biāo)記。采用DP83640的同步系統(tǒng)，可獲得納秒級(jí)的同步精度。

2 硬件設(shè)計(jì)

由于IEEE1588協(xié)議運(yùn)行于以太網(wǎng)，在基于ARM的嵌入式系統(tǒng)上采用DP83640芯片移植IEEE1588協(xié)議的硬件基確是為系統(tǒng)增加以太網(wǎng)接口電路。以太網(wǎng)接口電路主要由媒體訪問(wèn)控制（Medium Access Control，MAC）器和物理層（Physical Layer，PHY）收發(fā)器兩部分構(gòu)成。MAC控制器芯片實(shí)現(xiàn)OSI模型數(shù)據(jù)鏈路層的功能，提供尋址機(jī)構(gòu)、數(shù)據(jù)幀的構(gòu)建、數(shù)據(jù)差錯(cuò)檢查、傳送控制、向網(wǎng)絡(luò)層提供標(biāo)準(zhǔn)的數(shù)據(jù)接口等功能。PHY芯片實(shí)現(xiàn)OSI模型物理層的功能，定義了數(shù)據(jù)傳送與接收所需要的電與光信號(hào)、線路狀態(tài)、時(shí)鐘基準(zhǔn)、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設(shè)備提供標(biāo)準(zhǔn)接口。ARM處理器、MAC芯片與PHY芯片三者之間的關(guān)系是MAC芯片向上通過(guò)其處理器接口（Processor Interface）與ARM處理器的高級(jí)外設(shè)總線（APB）連接，向下通過(guò)其媒體獨(dú)立接口（Media Independent Interface，MII）接口與PHY芯片連接。最終，PHY芯片與RJ45接口連接。

本文使用SAMSUNG公司的S3C2440A型ARM處理器，其內(nèi)部設(shè)有集成MAC控制器，而DP83640芯片只是PHY收發(fā)器，因此二者之間還需要增加MAC芯片。由于目前常用的以太網(wǎng)控制器都集成了MAC控制器和PHY收發(fā)器，這里選用DAVICOM公司的DM9000以太網(wǎng)芯片，其特點(diǎn)是：具有MII接口可以和片外PHY芯片連接；寄存器操作簡(jiǎn)單有效；成本低廉。

實(shí)現(xiàn)S3C2440A與DM9000連接，必須對(duì)兩者間的數(shù)據(jù)、地址、控制三大總線進(jìn)行連接和轉(zhuǎn)換，其連接關(guān)系如圖2所示。

圖2 以太網(wǎng)接口電路

S3C2440A的數(shù)據(jù)線D［15：0］與DM9000的地址、數(shù)據(jù)復(fù)用數(shù)據(jù)線SD［15：0］連接用來(lái)實(shí)現(xiàn)S3C2440A與DM9000之間的數(shù)據(jù)傳輸。芯片選擇信號(hào)AEN與S3C2440A的片選使能信號(hào)nGSC4連接，當(dāng)訪問(wèn)0x20000000-0x27FF FFFF這個(gè)范圍的地址時(shí)會(huì)激活片選使能信號(hào)nGCS4.DM9000默認(rèn)I/O基地址為300H.CMD引腳用于設(shè)置COMMAND模式，與S3C2440A的ADDR2連接CMD為高電平時(shí)，選擇數(shù)據(jù)端口。CMD為低電平時(shí)，選地址端口。數(shù)據(jù)端口和地址端口的地址碼由下式?jīng)Q定：

DM9000地址端口=高位片選地址+300H+0H

DM9000數(shù)據(jù)端口=高位片選地址+300H+4H

高位片選地址由S3C2440A芯片的nGCS4提供，即為：0x20000000.因此DM9000的地址IO基址為0x20000000，數(shù)據(jù)IO基址為0x2000 0004.向地址IO寫數(shù)據(jù)時(shí)不會(huì)激活A(yù)DDR2，CMD為低電平，所以向DM9000傳送的數(shù)據(jù)為地址，而向數(shù)據(jù)IO寫數(shù)據(jù)時(shí)會(huì)激活A(yù)DDR2，CMD為高電平，向DM9000傳送的數(shù)據(jù)為數(shù)據(jù)。S3C2440的輸出使能引腳nOE連接DM9000的讀引腳IOR，寫使能引腳nWE連接DM9000的寫引腳IOW.DM9000的中斷請(qǐng)求引腳INT連接S3C2440的外部中斷請(qǐng)求引腳EINT7，使得S3C2440A能夠響應(yīng)DM9000的中斷。

DM9000與DP83640之間通過(guò)標(biāo)準(zhǔn)MII接口連接，RXD［3：0］為接收數(shù)據(jù)線，TXD［3.0］為發(fā)送數(shù)據(jù)線，CRS為載波檢測(cè)信號(hào)，COL為沖突檢測(cè)信號(hào)，RX_DV為數(shù)據(jù)有效信號(hào)，RX_ER為接收錯(cuò)誤信號(hào)，RX_CLK為接收時(shí)鐘信號(hào)，TX_CLK為發(fā)送時(shí)鐘信號(hào)，TX_EN為發(fā)送使能信號(hào)，MDIO是管理數(shù)據(jù)的輸入輸出雙向接口，MDC為管理數(shù)據(jù)接口提供時(shí)鐘信號(hào)。需要注意的是DM9000默認(rèn)使用片內(nèi)PHY，因此在驅(qū)動(dòng)程序初始化DM9000時(shí)，必須主動(dòng)置位網(wǎng)絡(luò)控制寄存器NCR的EXT_PHY位以選擇使用片外PHY即DP83640.

3 軟件設(shè)計(jì)

軟件設(shè)計(jì)分為兩個(gè)步驟：1）是基于DM9000和DP83640進(jìn)行以太網(wǎng)通信的驅(qū)動(dòng)程序設(shè)計(jì)；2）是通過(guò)DP83640進(jìn)行時(shí)鐘同步的應(yīng)用程序設(shè)計(jì)。

本文使用WinCE5.0操作系統(tǒng)，WinCE5.0系統(tǒng)下網(wǎng)絡(luò)驅(qū)動(dòng)程序的編寫必須符合網(wǎng)絡(luò)驅(qū)動(dòng)接口規(guī)范NDIS（Network Driver Interface Stan dard）。NDIS的層次結(jié)構(gòu)如圖3所示，其中最上層的Winsock是提供給應(yīng)用層的接口。NDIS位于協(xié)議驅(qū)動(dòng)層下面，硬件驅(qū)動(dòng)Miniport Driver之上。協(xié)議驅(qū)動(dòng)層通過(guò)調(diào)用NDIS封裝的接口函數(shù)，實(shí)現(xiàn)與底層硬件驅(qū)動(dòng)的交互。WinCE下網(wǎng)絡(luò)驅(qū)動(dòng)程序的設(shè)計(jì)主要是在NDIS構(gòu)架下，針對(duì)實(shí)際的硬件編寫代碼，實(shí)現(xiàn)相應(yīng)的中間層Miniport Driver接口函數(shù)。其主要完成的功能有：DM9000與DP83640的初始化；網(wǎng)絡(luò)數(shù)據(jù)包的發(fā)送；網(wǎng)絡(luò)數(shù)據(jù)的接收和中斷。

圖3 NDIS層次結(jié)構(gòu)

實(shí)現(xiàn)了以太網(wǎng)通信的驅(qū)動(dòng)程序的基礎(chǔ)上，用于時(shí)鐘同步功能的應(yīng)用程序通過(guò)UDP協(xié)議發(fā)送、接收時(shí)鐘同步報(bào)文，并進(jìn)行加入、提取和解析時(shí)間戳等操作，這些操作通過(guò)讀寫DP83640內(nèi)部的1588基本寄存器組（PTP 1588 BASEREGISTERS）和1588配置寄存器組（PIP 1588CONFIGURATION REGISTERS）完成。

4 結(jié)論

IEEE1588協(xié)議通過(guò)在以太網(wǎng)上發(fā)送和接收同步報(bào)文來(lái)實(shí)現(xiàn)時(shí)鐘同步，同步的精度取決于記錄報(bào)文發(fā)送和接收時(shí)間的時(shí)間戳的精度，因此要實(shí)現(xiàn)高精度的時(shí)鐘同步必須通過(guò)硬件支持在通信協(xié)議的底層加入和提取時(shí)間戳。本文通過(guò)在ARM-WinCE嵌入式系統(tǒng)平臺(tái)上設(shè)計(jì)了使用DP836 40芯片作為PHY收發(fā)器的以太網(wǎng)接口電路及其驅(qū)動(dòng)程序，實(shí)現(xiàn)了IEEE1588協(xié)議在ARM-WinCE平臺(tái)上的移植，并達(dá)到了不低于1 μs的同步精度，為基于ARM-WinCE平臺(tái)的測(cè)試儀器組建分布式測(cè)試系統(tǒng)奠定了基礎(chǔ)。