時(shí)序分析命令set_clock_sense編程案例

?首先，什么是unate？Combinational?Timing??Arc?的Sense有三種，分別是

positive unate/non-inverting

rising edge的clock source引起register clock pin的rising edge。

negative unate/inverting

rising edge的clock source引起register clock pin的falling edge。

non-unate

non-unate的情況：

異或邏輯中：clock unate的極性跟另一個(gè)input有關(guān)，是一個(gè)non-unate的信號(hào)。

pulse generator的輸出不是unate。

set_clock_sense

問：在non-unate的clock network中，怎么分析時(shí)鐘？

答：可以通過命令set_clock_sense來設(shè)置需要分析的clock的sense。

比如：

set_clock_sense -stop_propagation：

表示時(shí)鐘physically上不會(huì)進(jìn)行propagate。 ?

set_clock_sense -logical_stop_propagation：

表示clock可能會(huì)作為data繼續(xù)進(jìn)行propagate，但是不會(huì)作為clock進(jìn)行分析。舉個(gè)例子：

set_clock_sense -logical_stop_propagation -clocks CLK U3/A

注意：

The -logical_stop_propagation option is mutually exclusive? with

the -positive, -negative, -stop_propagation, and -pulse options.

You must specify one of these options.

pulse clock

可以是pulse generator cell/create_generated_clock/set_clock_sense

1、用create_generated_clock

-edge {1 1 3}表示第一個(gè)上升沿和下降沿都是1時(shí)刻，3時(shí)刻是下一個(gè)上升沿。

2、用set_clock_sense:

set_clock_sense -pulse rise_triggered_high_pulse and2/z

參考如下：

編輯：黃飛

?