電子發(fā)燒友App
quartus是什么
Quartus II design 是最高級(jí)和復(fù)雜的，用于system-on-a-programmable-chip （SOPC）的設(shè)計(jì)環(huán)境。 Quartus II design 提供完善的 timing closure 和 LogicLock? 基于塊的設(shè)計(jì)流程。Quartus II design是唯一一個(gè)包括以timing closure 和 基于塊的設(shè)計(jì)流為基本特征的programmable logic device （PLD）的軟件。 Quartus II 設(shè)計(jì)軟件改進(jìn)了性能、提升了功能性、解決了潛在的設(shè)計(jì)延遲等，在工業(yè)領(lǐng)域率先提供FPGA與mask-programmed devices開發(fā)的統(tǒng)一工作流程。
Quartus性能特點(diǎn)
1、支持MAX7000/MAX3000等乘積項(xiàng)器件
2.0版Quartus II設(shè)計(jì)軟件現(xiàn)在除了支持Altera的APEX 20KE，APEX 20KC， APEX II，ARM的Excalibur嵌入處理器方案，Mercury，F(xiàn)LEX10KE和ACEX1K之外，還支持MAX3000A，MAX7000系列乘積項(xiàng)器件。MAX3000A和MAX7000設(shè)計(jì)者現(xiàn)在可 以使用QuartusII設(shè)計(jì)軟件中才有的所有強(qiáng)大的功能。
2、軟件體積縮小，運(yùn)行速度加快
QuartusII2.0安裝軟件為290M，完全安裝為700M，如果定制安裝，不選擇Excalibur嵌入處理器，則安裝所需空間為 460M，比QuartusII1.1版本減少一半以上的空間要求，卻能支持ALTERA全部芯片的開發(fā)。同時(shí)軟件的裝載，編譯，仿真速度比1.1版本大 大加快。
3、LogicLock設(shè)計(jì)流程把性能提升15%
QuartusII2.0 設(shè)計(jì)軟件通過增強(qiáng)層次LogicLock模塊級(jí)設(shè)計(jì)方式，將性能平均改善15%。 LogicLock設(shè)計(jì)流程把整個(gè)模塊的放置交由設(shè)計(jì)者控制，如果必要的話，可以采用輔助平面布置。LogicLock設(shè)計(jì)流程運(yùn)行設(shè)計(jì)者單獨(dú)地優(yōu)化和鎖定每個(gè)模塊的性能，在大型SOPC設(shè)計(jì)的構(gòu)建過程中也保持整個(gè)系統(tǒng)的性能。2.0版Quartus II設(shè)計(jì)軟件把新的LogicLock設(shè)計(jì)流程算法集成到未來的Altera器 件中，該算法充分利用了模塊級(jí)設(shè)計(jì)的優(yōu)勢。
4、采用快速適配選項(xiàng)縮短編譯時(shí)間
QuartusII2.0增加了一個(gè)新的快速適配編譯選項(xiàng)，選擇中這個(gè)選項(xiàng)，將會(huì)比缺省設(shè)置要縮短50%的編譯時(shí)間。快速適配功能保留了 最佳性能的設(shè)置，加快了編譯過程。這樣布局適配算法反復(fù)的次數(shù)更少，編譯速度更快，對(duì)設(shè)計(jì)性能的影響最小。
5、新的功能減小了系統(tǒng)級(jí)驗(yàn)證
2.0版Quartus II設(shè)計(jì)軟件引入了新的功能，加快驗(yàn)證過程，這通常是SOPC設(shè)計(jì)流程中最漫長的階段。在最初的編譯時(shí)間中，新的 SignalProbe技術(shù)允許用 戶在保留設(shè)計(jì)最初布線，時(shí)限和設(shè)計(jì)文件的同時(shí)把內(nèi)部節(jié)點(diǎn)引到未用的管腳進(jìn)行分析。SignalProbe技術(shù)完成了現(xiàn)有SignalTap嵌入邏輯分析的功能。 而且，設(shè)計(jì)者能夠使用新版本中提供的HDL測試模板快速地開發(fā)HDL仿真矢量。
2.0版 Quartus II設(shè)計(jì)軟件也可以自動(dòng)地從QuartusII仿真器波形文件中創(chuàng)建完整的HDL測試平臺(tái)。
2.0版Quartus II設(shè)計(jì)軟件也支持高速I/O設(shè)計(jì)，生成專用I/O緩沖信息規(guī)范（IBIS）模型導(dǎo)入到常用的EDA信號(hào)集成工具中。IBIS模型根據(jù)設(shè)計(jì)中每個(gè)管腳的I/O標(biāo)準(zhǔn)設(shè)置來定制，簡化第三方工具的分析。
5.0版以上支持雙核CPU的嵌入。
Altera 公司每出一個(gè)新版本都會(huì)縮短其編譯速度。因?yàn)樗木幾g速度實(shí)在是很慢。
內(nèi)核，就是指軟核（可以由使用者根據(jù)自己的需要定制相應(yīng)的功能）可以用NIOS II實(shí)現(xiàn)。
quartus有什么用
quartus是FPGA設(shè)計(jì)開發(fā)軟件，也就是集成復(fù)雜的門電路的設(shè)計(jì)。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境， 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。Altera Quartus II （3.0和更高版本）設(shè)計(jì)軟件是業(yè)界唯一提供FPGA和固定功能HardCopy器件統(tǒng)一設(shè)計(jì)流程的設(shè)計(jì)工具。工程師使用同樣的低價(jià)位工具對(duì) Stratix FPGA進(jìn)行功能驗(yàn)證和原型設(shè)計(jì)，又可以設(shè)計(jì)HardCopy Stratix器件用于批量成品。系統(tǒng)設(shè)計(jì)者現(xiàn)在能夠用Quartus II軟件評(píng)估HardCopy Stratix器件的性能和功耗，相應(yīng)地進(jìn)行最大吞吐量設(shè)計(jì)。
工商網(wǎng)監(jiān)
評(píng)論