AD9854數(shù)字合成器是高集成度的器件,它采用先進的DDS技術,片內整合了兩路高速、高性能正交D/A轉換器通過數(shù)字化編程可以輸出I、Q兩路合成信號。在高穩(wěn)定度時鐘的驅動下,AD9854將產生一高穩(wěn)定的頻率、相位、幅度可編程的正弦和余弦信號,作為本振用于通信,雷達等方面。
AD9854的DDS核具有48位的頻率分辨率(在300M系統(tǒng)時鐘下,頻率分辨率可達1uHZ)。輸出17位相位截斷保證了良好的無雜散動態(tài)范圍指標。AD9854允許輸出的信號頻率高達150MHZ,而數(shù)字調制輸出頻率可達100MHZ。通過內部高速比較器正弦波轉換為方波輸出,可用作方便的時鐘發(fā)生器。
ad9854項目
該項目是個掃頻源項目,要求25M-70M掃頻輸出,1M步進,3MS完成轉換,30dB以上的雜散,相噪無硬性要求。說到這里大家看出來了,這是個功能性的項目,對指標的要求是比較低的。
那么,直接上DDS吧,選一款DDS芯片再說,…。.AD9851??
呃,這是個什么鬼呢,datasheet的general description部分說了,帶高精度DA轉換器和比較器,可用作頻率綜合器和時鐘產生器哦親,32bit頻率控制字,0.04Hz精度,最大180M參考時鐘哦親,內部還帶6倍頻器哦親,哎,真是居家旅行必備神器啊,好吧那就是你了。
控制部分就簡單了,51就搞定了。直接上圖吧
上面就是控制板的PCB
為什么要做成兩塊板子呢,因為做之前覺得單片機的12M晶振諧波可能比較大,做一塊板子的話怕泄露比較厲害,落到輸出帶內,形成比較嚴重的雜散,做完之后發(fā)現(xiàn),這個問題就好像小時候糾結是上北大還是上清華一樣,想多了!
DDS核心板,主要是DDS+低通濾波器,低通濾波器怎么辦呢,上ADS仿一個吧,F(xiàn)ILTERDESIGN GUIDE還是好用的,下面是個仿真的響應,湊合著用吧
DDS板的PCB
再來一個全家福
好,大功告成。最后,看看測試結果吧,先看個25M的,這個點雜散就比較好了,但是二階,三階諧波就比較大
再來個41M的,雜散一片
下面總結下調試過程中遇到的問題:
1. AD9854打寄存器有并行和串行時序兩種方式,這兩種方式是通過S/P這個引腳切換的,當其為高時為并行時序,低時為串行時序,這個需注意;
2. AD9854有個update信號,干什么用的呢?其實當我們通過串口或并口給DDS打數(shù)時,先是送到了IO_BUFFER里面,然后靠一個update信號送給DDS的核,才完成了控制字的真正寫入。接下來的部分有點繞了,我說的啰嗦一點:這個update信號可以是外部輸入的,也可以是內部生成的,這個是通過改變控制寄存器的某個控制位達到的,上電之后默認是內部生成的,內部怎么生成呢,他是讓一個計數(shù)器倒計時,計時到0之后輸出一個更新脈沖,這個計數(shù)器的初始值也是通過一個寄存器寫入的。一般來講,大家喜歡自己輸入UPDATE脈沖,或者至少需要調整計數(shù)器初始值讓這個脈沖輸出周期滿足自己的時序需求。
那么這就陷入了一個雞生蛋核蛋生雞的怪圈:我要讓update信號滿足我的時序要求,就要寫入寄存器,要寫入寄存器就需要滿足我時序要求的UPDATE信號,而系統(tǒng)默認的內部update信號,周期是固定的,但是會在你需要的時候出現(xiàn)嗎,不知道!這時候有人提出了一種解決辦法,不可否認邏輯上是很嚴謹?shù)?,那就是這個系統(tǒng)內部默認的update信號一定是外部提供系統(tǒng)時鐘的時候才會按照默認周期出現(xiàn)的,而IO口線的串行或者并行操作是不需要系統(tǒng)時鐘的,那么先將提供系統(tǒng)時鐘的晶振暫停,等到IO操作完畢后再提供晶振,那么一定是滿足時序的。
這樣就需要一個帶使能開關的晶振,想來想去怎么會有如此不人性化的芯片,簡直比“證明你爸是你爸”還要不人性。經過本人的實驗,這個步驟是多余的,第一次寫入寄存器,不管進行調整成外部更新脈沖還是調整內部更新脈沖周期的寄存器操作,默認的內部UPDATE信號會合適的把寄存器內容打入內核的,具體內部操作原理咱不清楚,但是ADI的設計人員顯然考慮到了這一點。值得注意的是,update信號是可以通過一個管腳輸出的,通過改變內部計數(shù)器的數(shù)值觀察update信號周期是否相應改變是一個判斷AD9854芯片是否正常的一個重要手段。
3. 調試過程中遇到過這樣一個問題,比如當需要輸出50M信號的時候,在頻譜上不止50M有輸出,附近還有一片頻譜。當時看到這個情況的時候第一眼是覺得這個信號是被脈沖調制了,檢查程序無此可能,后又懷疑芯片虛焊,重新焊接后問題仍然存在,最終發(fā)現(xiàn)原來是因為芯片外部的環(huán)路濾波的電容值不對,這個芯片對輸入的晶振可以倍頻的,這樣可以實現(xiàn)外部提供較低頻率實現(xiàn)較高頻率的信號輸出,而這個倍頻是通過鎖相實現(xiàn)的,鎖相的環(huán)路濾波需要在外部提供,當電容值不合適時,鎖相環(huán)失瑣,就造成了上述問題。
4. 剛才說到可以通過改變內部計數(shù)器的數(shù)值觀察update信號周期是否相應改變是一個判斷AD9854芯片是否正常,其實還有一個更簡單粗暴的手段,就是用手摸,AD9854功耗較大,發(fā)熱很厲害,看看下面的圖吧,電流630ma,還沒開反sinc函數(shù)濾波器,開了之后電流還會增加接近一倍。用手摸摸吧,聞到烤肉味就對了。
總的來說,這個芯片調試過程還是比較簡單的,仔細看datasheet,應該能解決絕大多數(shù)問題,當然我沒有用各種調制等復雜功能,本文就當拋磚引玉了
評論
查看更多