電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>電子技術(shù)應(yīng)用>電子常識(shí)>FPGA簡(jiǎn)介

FPGA簡(jiǎn)介

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

基于FPGA的數(shù)字脈沖壓縮技術(shù)

基于FPGA的數(shù)字脈沖壓縮技術(shù)1.數(shù)字脈沖壓縮實(shí)現(xiàn)原理2.電路設(shè)計(jì)2.1APEX2OKE系列FPGA 簡(jiǎn)介2.2 基于FPGA 的算法研究及實(shí)現(xiàn) 2.3 脈沖壓縮在FPGA 上的實(shí)現(xiàn)
2011-03-02 09:41:50

FPGA簡(jiǎn)介與主流FPGA結(jié)構(gòu) - 第3節(jié)

fpgaLinux通訊程序函數(shù)代碼
充八萬(wàn)發(fā)布于 2023-09-01 14:06:01

FPGA簡(jiǎn)介與主流FPGA結(jié)構(gòu) - 第2節(jié)

fpgaLinux通訊程序函數(shù)代碼
充八萬(wàn)發(fā)布于 2023-09-01 14:05:11

FPGA簡(jiǎn)介與主流FPGA結(jié)構(gòu) - 第1節(jié) #硬聲創(chuàng)作季

fpgaLinux通訊程序函數(shù)代碼
充八萬(wàn)發(fā)布于 2023-09-01 14:04:21

1-1 FPGA簡(jiǎn)介與主流FPGA結(jié)構(gòu) - 第3節(jié)

fpga硬件程序
充八萬(wàn)發(fā)布于 2023-08-18 00:51:54

1-1 FPGA簡(jiǎn)介與主流FPGA結(jié)構(gòu) - 第2節(jié)

fpga硬件程序
充八萬(wàn)發(fā)布于 2023-08-18 00:51:04

1-1 FPGA簡(jiǎn)介與主流FPGA結(jié)構(gòu) - 第1節(jié)

fpga軟件譯碼器
充八萬(wàn)發(fā)布于 2023-08-18 00:49:22

1-1 FPGA簡(jiǎn)介與主流FPGA結(jié)構(gòu) - 第1節(jié)

fpga硬件軟件程序代碼
充八萬(wàn)發(fā)布于 2023-08-18 00:46:51

01_FPGA簡(jiǎn)介 [001000000047] - 第6節(jié)

硬件FPGA開(kāi)發(fā)
充八萬(wàn)發(fā)布于 2023-08-17 19:25:46

01_FPGA簡(jiǎn)介 [001000000047] - 第5節(jié)

硬件FPGA開(kāi)發(fā)
充八萬(wàn)發(fā)布于 2023-08-17 19:24:55

01_FPGA簡(jiǎn)介 [001000000047] - 第4節(jié)

硬件FPGA開(kāi)發(fā)
充八萬(wàn)發(fā)布于 2023-08-17 19:24:05

01_FPGA簡(jiǎn)介 [001000000047] - 第3節(jié)

硬件FPGA開(kāi)發(fā)
充八萬(wàn)發(fā)布于 2023-08-17 19:23:15

01_FPGA簡(jiǎn)介 [001000000047] - 第2節(jié)

硬件FPGA開(kāi)發(fā)
充八萬(wàn)發(fā)布于 2023-08-17 19:22:25

01_FPGA簡(jiǎn)介 [001000000047] - 第1節(jié)

硬件FPGA開(kāi)發(fā)
充八萬(wàn)發(fā)布于 2023-08-17 19:21:34

XILINX FPGA簡(jiǎn)介-型號(hào)系列分類參考

XILINX FPGA簡(jiǎn)介-型號(hào)系列分類參考 FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上
2023-03-10 16:27:571614

[9.1.1]--8.1FPGA簡(jiǎn)介

電子系統(tǒng)設(shè)計(jì)
jf_60701476發(fā)布于 2022-11-29 21:31:57

[1.1.1]--1.1FPGA簡(jiǎn)介

fpgaVerilog
李開(kāi)鴻發(fā)布于 2022-11-13 14:21:58

#硬聲創(chuàng)作季 數(shù)字邏輯設(shè)計(jì):135.1CPLD及FPGA簡(jiǎn)介

邏輯設(shè)計(jì)數(shù)字邏輯
Mr_haohao發(fā)布于 2022-11-04 16:22:18

1.1 FPGA簡(jiǎn)介#FPGA #硬聲創(chuàng)作季

fpga
學(xué)習(xí)硬聲知識(shí)發(fā)布于 2022-11-04 11:53:01

FPGA電源簡(jiǎn)介

FPGA電源簡(jiǎn)介
2022-11-04 09:51:060

#硬聲創(chuàng)作季 FPGA設(shè)計(jì)與應(yīng)用:01-1.1FPGA簡(jiǎn)介

fpgaFPGA設(shè)計(jì)
Mr_haohao發(fā)布于 2022-10-24 02:34:55

(76)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)3

(76)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)31.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)35)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:43:002

(60)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)1

(60)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)11.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)15)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:42:492

(77)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)3

(77)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)31.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)35)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:42:390

(59)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)1

(59)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)11.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)15)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:42:290

(69)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)2

(69)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)21.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)Verilog HDL測(cè)試激勵(lì):時(shí)鐘激勵(lì)25)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:42:190

(70)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)2

(70)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)21.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)Verilog HDL測(cè)試激勵(lì):復(fù)位激勵(lì)25)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:42:091

(41)FPGA狀態(tài)機(jī)一段式

(41)FPGA狀態(tài)機(jī)一段式1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA狀態(tài)機(jī)一段式5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA(Field Programmable
2021-12-29 19:41:590

(30)FPGA原語(yǔ)設(shè)計(jì)(單端時(shí)鐘轉(zhuǎn)差分時(shí)鐘)

(30)FPGA原語(yǔ)設(shè)計(jì)(單端時(shí)鐘轉(zhuǎn)差分時(shí)鐘)1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA原語(yǔ)設(shè)計(jì)(單端時(shí)鐘轉(zhuǎn)差分時(shí)鐘)5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:41:486

(29)FPGA原語(yǔ)設(shè)計(jì)(差分時(shí)鐘轉(zhuǎn)單端時(shí)鐘)

(29)FPGA原語(yǔ)設(shè)計(jì)(差分時(shí)鐘轉(zhuǎn)單端時(shí)鐘)1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA原語(yǔ)設(shè)計(jì)(差分時(shí)鐘轉(zhuǎn)單端時(shí)鐘)5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:41:385

(12)FPGA時(shí)鐘設(shè)計(jì)原則

(12)FPGA時(shí)鐘設(shè)計(jì)原則1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA時(shí)鐘設(shè)計(jì)原則5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA(Field Programmable
2021-12-29 19:41:2717

(08)FPGA時(shí)鐘概念

(08)FPGA時(shí)鐘概念1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA時(shí)鐘概念5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA(Field Programmable Gate
2021-12-29 19:41:172

(14)FPGA觸發(fā)器與寄存器區(qū)別

(14)FPGA觸發(fā)器與寄存器區(qū)別1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA觸發(fā)器與寄存器區(qū)別5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA(Field
2021-12-29 19:41:061

(18)FPGA串/并轉(zhuǎn)換的思想

(18)FPGA串/并轉(zhuǎn)換的思想1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA串/并轉(zhuǎn)換的思想5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA(Field
2021-12-29 19:40:562

(06)FPGA資源評(píng)估

(06)FPGA資源評(píng)估1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA資源評(píng)估5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA(Field Programmable Gate
2021-12-29 19:40:456

(10)FPGA跨時(shí)鐘域處理

(10)FPGA跨時(shí)鐘域處理1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA跨時(shí)鐘域處理5)結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA(Field Programmable
2021-12-29 19:40:357

初識(shí)FPGA(搬運(yùn))

原文鏈接1原文鏈接2fpga簡(jiǎn)介FPGA(Field-Programmable Gate Array), 即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL(可編程陣列邏輯)、GAL(通用陣列邏輯器件)、CPL(復(fù)雜
2021-12-01 10:51:057

FPGA基礎(chǔ)知識(shí)----FPGA 簡(jiǎn)介

1. FPGA 簡(jiǎn)介第1節(jié) 什么是 FPGAFPGA 的全稱為 Field-Programmable Gate Array,即現(xiàn)場(chǎng)可編程門(mén)陣列。 FPGA 是在 PAL、 GAL、 CPLD 等
2021-11-30 17:21:0535

單片機(jī)和FPGA的區(qū)別

。通過(guò)軟件編程語(yǔ)言描述軟件指令在硬件芯片上的執(zhí)行;FPGA簡(jiǎn)介FPGA(Field-Programmable Gate Array), 即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等...
2021-11-05 12:50:5911

基于FPGA的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介

基于FPGA的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介(嵌入式開(kāi)發(fā)工程師和基層公務(wù)員)-該文檔為基于FPGA的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介文檔,是一份很不錯(cuò)的參考資料,具有較高參考價(jià)值,感興趣的可以下載看看………………
2021-07-30 09:34:5911

基于FPGA的ROM的實(shí)現(xiàn)簡(jiǎn)介

基于FPGA的ROM的實(shí)現(xiàn)簡(jiǎn)介(嵌入式開(kāi)發(fā)工程師培訓(xùn)學(xué)校)-該文檔為基于FPGA的ROM的實(shí)現(xiàn)簡(jiǎn)介資料,講解的還不錯(cuò),感興趣的可以下載看看…………………………
2021-07-30 09:08:404

基于FPGA的寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介

基于FPGA的寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介說(shuō)明。
2021-06-01 09:41:1419

Xilinx 7系列FPGA簡(jiǎn)介--選型參考

Xilinx-7系列FPGA主要包括:Spartan?-7、Artix?-7、Kintex?-7、Virtex?-7。其性能、密度、價(jià)格也隨著系列的不同而提升。和前幾代FPGA產(chǎn)品不同的是,7系列
2021-01-30 06:00:1116

怎么樣才能使用FPGA實(shí)現(xiàn)數(shù)字系統(tǒng)

本文檔的主要內(nèi)容詳細(xì)介紹的是怎么樣才能使用FPGA實(shí)現(xiàn)數(shù)字系統(tǒng)內(nèi)容包括了:FPGA簡(jiǎn)介,為什么采用FPGA,開(kāi)發(fā)平臺(tái)和設(shè)計(jì)工具,HDL(硬件描述語(yǔ)言),FPGA的設(shè)計(jì)原則,系統(tǒng)設(shè)計(jì)開(kāi)發(fā)流程。
2020-08-11 15:29:009

FPGA的硬件電路設(shè)計(jì)教程和FPGA平臺(tái)資料簡(jiǎn)介

本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA的硬件電路設(shè)計(jì)教程和FPGA平臺(tái)資料簡(jiǎn)介包括了:FPGA技術(shù)概述;主流FPGA器件介紹;VIRTEX-5 FPGA電路設(shè)計(jì);V4LX160 FPGA平臺(tái)介紹;
2020-07-06 18:11:22152

FPGA簡(jiǎn)介發(fā)展歷和使用等基礎(chǔ)知識(shí)講解

隨著云計(jì)算,大數(shù)據(jù)和人工智能技術(shù)應(yīng)用,單靠CPU已經(jīng)無(wú)法滿足各行各業(yè)的算力需求。海量數(shù)據(jù)分析、機(jī)器學(xué)習(xí)和邊緣計(jì)算等場(chǎng)景需要計(jì)算架構(gòu)多樣化,需要不同的處理器架構(gòu)和GPU,NPU和FPGA等異構(gòu)計(jì)算技術(shù)協(xié)同,滿足特定領(lǐng)域的算法和專用計(jì)算需求。今天,筆者帶大家詳細(xì)了解下FPGA技術(shù)。
2020-01-19 10:15:008835

FPGA簡(jiǎn)介及初學(xué)者如何挑選FPGA開(kāi)發(fā)板

值得注意的一點(diǎn)時(shí),當(dāng)完成設(shè)計(jì),想通過(guò)板載的仿真器下載編譯完成的文件時(shí),會(huì)使用到另一個(gè)MicroUSB接口的COM口,與USB轉(zhuǎn)串口的方式不同,需要區(qū)別對(duì)待,其中COM口驅(qū)動(dòng)的話在安裝VIVADO工具時(shí)會(huì)提示安裝。
2019-07-30 11:33:4622995

FPGA教程之ISE設(shè)計(jì)流程簡(jiǎn)介的詳細(xì)資料說(shuō)明

本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA教程之ISE設(shè)計(jì)流程簡(jiǎn)介的詳細(xì)資料說(shuō)明。
2019-04-04 17:18:4515

Cyclone FPGA系列簡(jiǎn)介

Cyclone FPGA系列簡(jiǎn)介
2016-12-26 22:02:463

FPGA-簡(jiǎn)介

EDA工程:是現(xiàn)代電子設(shè)計(jì)的核心。是以計(jì)算機(jī)為平臺(tái),以EDA軟件的工具,以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言,以FPGA/CPLD為載體,以ASIC,SOPC/SOCO為目的器件,以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的自動(dòng)化設(shè)計(jì)過(guò)程。
2016-11-15 17:31:436

FPGA簡(jiǎn)介_陸東超

這是我個(gè)人整理的資料,希望大家有興趣的選擇性下載:FPGA系列
2016-01-08 17:30:0314

使用Vivado高層次綜合 (HLS)進(jìn)行FPGA設(shè)計(jì)的簡(jiǎn)介

Introduction to FPGA Design with Vivado High-Level Synthesis,使用 Vivado 高層次綜合 (HLS) 進(jìn)行 FPGA 設(shè)計(jì)的簡(jiǎn)介
2016-01-06 11:32:5565

Arria系列FPGA簡(jiǎn)介

Altera的Arria FPGA設(shè)計(jì)用于對(duì)成本和功耗敏感的收發(fā)器應(yīng)用。Arria FPGA系列提供豐富的存儲(chǔ)器、邏輯和數(shù)字信號(hào)處理(DSP)模塊資源,結(jié)合10G收發(fā)器優(yōu)異的信號(hào)完整性,幫助您集成更多的功能,
2012-09-06 19:53:534860

Altera公司SoC FPGA 簡(jiǎn)介

本文是關(guān)于Altera公司SoC FPGA 的用戶手冊(cè)(英文版) 。文中主要介紹了什么是SoC FPGA、SoC FPGA相關(guān)知識(shí)介紹、為什么要使用SoC FPGA以及SoC FPGA都應(yīng)用到哪些方面。
2012-09-05 14:03:08153

Cyclone V系列28nm FPGA:市場(chǎng)功耗最低、成本最低

Cyclone V FPGA簡(jiǎn)介 Altera公司的28nm Cyclone V FPGA器件是目前市場(chǎng)上功耗最低、成本最低的28nm FPGA。該系列通過(guò)集成,前所未有的同時(shí)實(shí)現(xiàn)了高性能、低系統(tǒng)成本和低功耗,非常適合工業(yè)、無(wú)線
2012-09-04 13:44:542012

FPGA教程之頻率簡(jiǎn)介

FPGA教程之頻率簡(jiǎn)介 每個(gè)CPU都有一個(gè)工作頻率,FPGA也不例外(當(dāng)然,只有你的設(shè)計(jì)應(yīng)該是時(shí)序邏輯),那該頻率是
2010-03-24 10:41:034179

FPGA基礎(chǔ)知識(shí)簡(jiǎn)介

FPGA基礎(chǔ)知識(shí)簡(jiǎn)介 FPGA技術(shù)的發(fā)展歷史縱觀數(shù)字集成電路的發(fā)展歷史,經(jīng)歷了從電子管、晶體管、小規(guī)模集成電路到大規(guī)模以及超大規(guī)模集成
2010-02-09 08:34:011237

已全部加載完成