cmos帶隙基準(zhǔn)電壓源設(shè)計(jì)

　　帶隙是導(dǎo)帶的最低點(diǎn)和價(jià)帶的最高點(diǎn)的能量之差。也稱(chēng)能隙。帶隙越大，電子由價(jià)帶被激發(fā)到導(dǎo)帶越難，本征載流子濃度就越低，電導(dǎo)率也就越低

　　帶隙主要作為帶隙基準(zhǔn)的簡(jiǎn)稱(chēng)，帶隙基準(zhǔn)是所有基準(zhǔn)電壓中最受歡迎的一種，由于其具有與電源電壓、工藝、溫度變化幾乎無(wú)關(guān)的突出優(yōu)點(diǎn)，所以被廣泛地應(yīng)用于高精度的比較器、A/D或D/A轉(zhuǎn)換器、LDO穩(wěn)壓器以及其他許多模擬集成電路中。帶隙的主要作用是在集成電路中提供穩(wěn)定的參考電壓或參考電流，這就要求基準(zhǔn)對(duì)電源電壓的變化和溫度的變化不敏感。

　　帶隙基準(zhǔn)技術(shù)基本原理

　　基準(zhǔn)電壓源已成為大規(guī)模、超大規(guī)模集成電路和幾乎所有數(shù)字模擬系統(tǒng)中不可缺少的基本電路模塊?；鶞?zhǔn)電壓源可廣泛應(yīng)用于高精度比較器、A/D和D/A轉(zhuǎn)換器、隨機(jī)動(dòng)態(tài)存儲(chǔ)器、閃存以及系統(tǒng)集成芯片中。帶隙基準(zhǔn)電壓源受電源電壓變化的影響很小，它具備了高穩(wěn)定度、低溫漂、低噪聲的主要優(yōu)點(diǎn)。

　　其中，VT具有正溫度系數(shù)，VBE1具有負(fù)溫度系數(shù)，則輸出VRef的溫度系數(shù)可以調(diào)整到接近零。

　　cmos帶隙基準(zhǔn)源設(shè)計(jì)電路

　　為了得到較低的輸出電壓，在兩個(gè)晶體管支路上分別并聯(lián)一個(gè)電阻，根據(jù)此原理，設(shè)計(jì)電路圖［3］如圖2所示。

　　三個(gè)PMOS管為同樣寬長(zhǎng)的MOS管，均處于飽和工作狀態(tài)，根據(jù)鏡像原理有：

　　由式（7）可以看出，調(diào)節(jié)R2/R1與R2/R0的值，就可以得到零溫度系數(shù)的電壓輸出值。雖然電阻本身也具有溫度系數(shù)，但在此電路中，輸出電壓只與電阻之間的比值有關(guān)，所以電阻的溫度系數(shù)對(duì)輸出的影響很小。

　　CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì)

　　所設(shè)計(jì)Bandgap主要由啟動(dòng)電路，基準(zhǔn)核心電路，輸出反饋電路構(gòu)成，以下分別予以討論。

　　 啟動(dòng)電路

　　為了使電路可以穩(wěn)定工作，需要一個(gè)啟動(dòng)電路來(lái)使電路擺脫每個(gè)管子都關(guān)斷的零工作狀態(tài)。在圖1中，當(dāng)電路處于零工作狀態(tài)時(shí)，M5 、M6導(dǎo)通，在電源電壓作用下，使M9、M8組成的反向器導(dǎo)通，從而使M10開(kāi)啟，使電路回到正常的工作狀態(tài)；電路正常工作以后，由于M4管子W/L大于M1、M2、M3，因此其跨導(dǎo)大，留過(guò)的電流大，從而使M7導(dǎo)通，將M10的柵極電壓拉高關(guān)閉啟動(dòng)電路，進(jìn)而使整個(gè)電路都處于導(dǎo)通狀態(tài)，完成整個(gè)電路的啟動(dòng)工作。

　　基準(zhǔn)核心電路

　　基于一次溫度補(bǔ)償技術(shù)，基準(zhǔn)核心電路中， 晶體管Q1、Q2為使用標(biāo)準(zhǔn)CMOS工藝制造的NPN縱向三極管（BJT）。Q2和Q1的發(fā)射極面積的比為

　　設(shè)計(jì)中集電極采用帶有源電流鏡的差分對(duì)電路，這是一種與電源電壓無(wú)關(guān)的結(jié)構(gòu)。該電路與雙極晶體管Q1和Q2結(jié)合得到與絕對(duì)溫度成正比的偏置電流。假設(shè)M11的源極所帶負(fù)載為Ra，Ra減小了M11上流過(guò)的電流，因此有：

　　無(wú)關(guān)，但仍是工藝，溫度的函數(shù)。

　　輸出反饋電路

　　該基準(zhǔn)提供了Vref1，Vref2的兩個(gè)輸出，Vref1是與電源電壓，溫度，工藝無(wú)關(guān)的帶隙基準(zhǔn)電壓輸出，為其他電路提供一個(gè)穩(wěn)定的電壓偏置。M相當(dāng)于一個(gè)源極跟隨器，M12，M13作為負(fù)載，選擇適當(dāng)?shù)腤/L使得Vref1輸出穩(wěn)定。同時(shí)，流過(guò)M0的飽和電流中一部分反饋給雙極晶體管的基極，作為正確的電流偏置。Vref2則是用于鏡像復(fù)制電流，對(duì)溫度，電源電壓變化要求不高。

　　電路模擬和仿真結(jié)果

　　基于0.5 um CSMC工藝模型，用Cadence的Spectre仿真工具對(duì)該帶隙基準(zhǔn)電壓源電路進(jìn)行了溫度掃描和電源抑制比的模擬仿真。溫度范圍為-40℃～80℃，電源電壓范圍為2V～5V。在0.5 um CSMC工藝tt/restypical/captypical/biptypical模型下的仿真所得結(jié)果為：溫度系數(shù)可達(dá)45.53×10-6/℃。

　　由圖3仿真結(jié)果表明：在-40～80℃范圍內(nèi)，帶隙基準(zhǔn)電壓源輸出電壓的溫度系數(shù)γTC = | （1/ V REF1 ） （ΔV REF /ΔT） | =45.53×10-6/℃。

　　由圖4可以看出，基準(zhǔn)電壓Ｖref1在3.3V-3.6V之間隨電源電壓變化很小，當(dāng)電源電壓大于3.6V，基準(zhǔn)電壓Vref1基本保持在1.25V左右。

　　由圖5可以看出，低頻時(shí)輸出Vref1電源抑制比最低可達(dá)-73.3dB，在100 Hz 內(nèi)PSRR 《 -72dB，之后逐漸下降，顯示了電路在低頻下具有良好的電源抑制能力，高頻下也有接近-59dB的電源抑制能力。