電流檢測(cè)電路設(shè)計(jì)圖詳解 —電路圖天天讀（150）

　　通常所說的電流檢測(cè)是用來檢測(cè)某部件、或者導(dǎo)線通過的電流，一般用互感器、分流器等將電流信號(hào)轉(zhuǎn)化成電壓信號(hào)，然后再對(duì)其進(jìn)行處理放大，作為后面電路保護(hù)、檢測(cè)使用。目前，已經(jīng)有很多不同的電流檢測(cè)技術(shù)已被公布或?qū)嵤?。其中常用的直流電流檢測(cè)方法主要是通過串聯(lián)電阻或者基于霍爾效應(yīng)原理進(jìn)行，在通常情況下被測(cè)電流信號(hào)較大，串聯(lián)電阻對(duì)輸入電流信號(hào)的影響可以忽略不計(jì)，但隨著科技發(fā)展的需要，被檢測(cè)信號(hào)日漸減小，在系統(tǒng)電路中如果直接串聯(lián)電阻，會(huì)影響前級(jí)電路工作，導(dǎo)致被測(cè)電流信號(hào)的大小發(fā)生改變，此時(shí)這一影響已經(jīng)不能再被忽略。

　　電流檢測(cè)電路原理及設(shè)計(jì)優(yōu)化

　　本文的設(shè)計(jì)依托于汽車電子國家項(xiàng)目服務(wù)設(shè)計(jì)平臺(tái)，項(xiàng)目中要求的電流檢測(cè)電路主要要求實(shí)現(xiàn)將大電流信號(hào)縮小，最終得到較小的電流信號(hào)輸出，以便為后續(xù)電路模塊提供符合要求的電流值。同時(shí)要求，在得到較小輸出電流的同時(shí)要保證輸入電流值不能發(fā)生變化。設(shè)計(jì)要求實(shí)現(xiàn)輸出電流與輸入電流相比達(dá)到縮小3600倍的目標(biāo)，同時(shí)要求有較好的線性度。

　　結(jié)構(gòu)設(shè)計(jì)

　　一般而言，電流鏡的一個(gè)關(guān)鍵特性是：它可以精確地復(fù)制電流而不受工藝和溫度的影響，同時(shí)這種結(jié)構(gòu)特性本身決定了它對(duì)輸入電流幾乎沒有影響。綜合考慮上述設(shè)計(jì)要求以及前端電路輸出端的電路結(jié)構(gòu)，最終確定采用電流鏡結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)。在電流鏡結(jié)構(gòu)中，Iout與IREF（標(biāo)準(zhǔn)電流，這里即為輸入電流）的比值由器件尺寸的比率決定，該值可以控制在合理的精度范圍內(nèi)。需要注意的是，電流鏡中的所有晶體管通常都采用相同的柵長(zhǎng)，以減小由于源漏區(qū)邊緣擴(kuò)散（LD）所產(chǎn)生的誤差。而且，短溝器件的閾值電壓對(duì)溝道長(zhǎng)度有一定的依賴性。因此，電流值之比只能通過調(diào)節(jié)晶體管的寬度來實(shí)現(xiàn)。另外，對(duì)器件寬度的調(diào)節(jié)實(shí)際上是通過多個(gè)單元晶體管并聯(lián)來實(shí)現(xiàn)的，而不是簡(jiǎn)單地設(shè)計(jì)改變一個(gè)器件的寬度。同時(shí)考慮到版圖以及工藝對(duì)電路性能的影響，在設(shè)計(jì)時(shí)晶體管需要盡量采用對(duì)稱結(jié)構(gòu)。最終確定的電路結(jié)構(gòu)詳見圖1。

　　圖1 電流檢測(cè)電路結(jié)構(gòu)圖

　　根據(jù)電路結(jié)構(gòu)可以直接計(jì)算得出電路理論上實(shí)現(xiàn)電流縮小3600倍。電路中各個(gè)晶體管尺寸的最終確定是通過對(duì)不同器件尺寸電路的仿真結(jié)果對(duì)比得到的。

　　優(yōu)化及其仿真

　　首先確定對(duì)于晶體管柵長(zhǎng)的選取。根據(jù)電流鏡結(jié)構(gòu)特點(diǎn)，通常電流鏡中的所有晶體管都采用相同的柵長(zhǎng)。在設(shè)計(jì)時(shí)還需要考慮最終流片時(shí)所采用工藝的要求。本次流片采用的是0.5 μm的工藝，因此L值亦不能過小，否則電路的性能會(huì)對(duì)工藝準(zhǔn)確度有很大的依賴性。通過對(duì)不同長(zhǎng)度下電路仿真結(jié)果（如圖2所示）的分析，可以知道在L=1 μm時(shí)電路的線性度最佳，能夠很好地滿足合理的精度要求。

　　圖2 MOS管L值對(duì)電路性能影響仿真

　　綜合考慮各方面因素，在選取MOS管的柵長(zhǎng)時(shí)最終確定L=1 μm為較優(yōu)方案進(jìn)行電路的搭建。這也說明了電流鏡結(jié)構(gòu)中應(yīng)采用改變MOS管的寬度調(diào)節(jié)電流的比例。接下來討論晶體管寬度的確定。晶體管寬度的比例值直接決定了整個(gè)電路對(duì)電流縮小的倍數(shù)。圖3是晶體管寬度取2~8 μm依次改變下的仿真結(jié)果圖。需要注意的是當(dāng)寬度較大時(shí)，整個(gè)晶體管所占面積也會(huì)明顯增加，另外使用NMOS管和PMOS管的數(shù)量也會(huì)對(duì)電路性能產(chǎn)生一定的影響。所以綜合考慮電路變化倍數(shù)的需要、精度的要求以及版圖面積等多方面因素，最終確定圖1中給出的電路結(jié)構(gòu)。

　　圖3 不同寬度下的電路性能仿真

　　本設(shè)計(jì)采用CSMC 0.5 μm 120 V BCD工藝。不同于傳統(tǒng)電流檢測(cè)電路，該電路直接對(duì)電流信號(hào)進(jìn)行處理，輸出具有較好的線性度，同時(shí)對(duì)輸入信號(hào)基本無影響，并且電路結(jié)構(gòu)較為簡(jiǎn)單，能夠較好地滿足IP核應(yīng)用的需要。通過仿真驗(yàn)證以及流片、測(cè)試，證明該電路具有良好的功能性。文中同時(shí)給出該電路IP數(shù)據(jù)提取過程以及后續(xù)電路。