基于FPGA的LCD1602液晶顯示模塊驅(qū)動設(shè)計
本文通過以LCD1602液晶顯示模塊為基礎(chǔ),介紹FPGA驅(qū)動LCD1602原理,詳細介紹硬件原理圖設(shè)....
Xilinx SelectIO資源內(nèi)部的IDELAYE2應(yīng)用介紹
本文我們介紹下Xilinx SelectIO資源內(nèi)部IDELAYE2資源應(yīng)用。IDELAYE2原句配....
Vivado編譯常見錯誤與關(guān)鍵警告梳理與解析
Xilinx Vivado開發(fā)環(huán)境編譯HDL時,對時鐘信號設(shè)置了編譯規(guī)則,如果時鐘由于硬件設(shè)計原因分....
XC7K410T-FFG900外設(shè)之DDR3硬件設(shè)計方案分享
在數(shù)據(jù)速率帶寬約束方面,DDR3運行速度受限于其與K7-410T FPGA互聯(lián)的I/O Bank 管....
基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記(二)
上一篇文章我們簡單介紹了AD9129的基礎(chǔ)知識,包括芯片的重要特性,外部接口相關(guān)的信號特性等。本篇我....
基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記
引言:從本文開始,我們介紹下項目中設(shè)計的并行LVDS高速DAC接口設(shè)計,包括DAC與FPGA硬件接口....
基于TXS0108實現(xiàn)FPGA IO Bank接不同外設(shè)IO接口電壓轉(zhuǎn)換
引言:上一篇文章我們介紹了通過添加電阻器、場效應(yīng)晶體管(FET)開關(guān)、電平轉(zhuǎn)換器甚至其他Xilinx....
串行配置和并行配置模式下的多片F(xiàn)PGA配置數(shù)據(jù)流加載方式
在需要多個FPGA芯片的應(yīng)用中,如果JTAG鏈上所有FPGA采用相同配置,可以通過“成組”加載方式同....
提高Xilinx FPGA Flash下載速度
最近在編寫完FPGA邏輯,成功生成.bin文件后,發(fā)現(xiàn)將數(shù)據(jù)流文件燒寫到Flash時間過長,突然想起....
Matlab算法映射至FPGA硬件邏輯
引言:本文分享一篇技術(shù)PPT,該PPT主要介紹如何將算法映射到FPGA或ASIC硬件架構(gòu)。