賽靈思支持數(shù)據(jù)中心互聯(lián)、服務提供商和企業(yè)應用

客戶現(xiàn)在即可利用賽靈思的25G、50G和集成式100G RS-FEC解決方案加速設計

全可編程技術和器件的全球領先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 宣布針對數(shù)據(jù)中心互聯(lián)、服務提供商和企業(yè)應用推出業(yè)界最靈活最全面的以太網(wǎng)產品系列。賽靈思的完整 IP 產品系列包括 25GBASE-CR/KR、50GBASE-CR2/KR2、100GBASE-CR4/KR4 IP, 以及新推出的集成式 100G 以太網(wǎng) MAC 與 RS-FEC IP。作為該產品系列的最新成員，賽靈思集成式 100G 以太網(wǎng) MAC 與 RS-FEC IP 內置在 16nm UltraScale+ 器件中，相比 FPGA 軟 IP 核能將器件功耗降低 80%，并大幅減少邏輯數(shù)量。

隨著對移動流量和云計算需求的不斷提高，迫使數(shù)據(jù)中心光鏈接提升到 100G 以太網(wǎng)，進而影響現(xiàn)有的 10G 以太網(wǎng)端口下行鏈接。將 10G 以太網(wǎng)端口升級到 25G 以太網(wǎng)可將性能提升 2.5 倍?；?UltraScale 架構的賽靈思集成式 100G 以太網(wǎng)解決方案能幫助企業(yè)開發(fā)出 100G 以太網(wǎng)開關和核心路由器，可滿足移動設備和云計算應用日益提高的帶寬需求。此外，25G 和50G RS-FEC完成了下端口鏈接的設計移植。RS-FEC 可糾正這些系統(tǒng)內在的錯誤，支持使用低成本多模式光纖或銅線互聯(lián)技術，從而降低總成本。采用集成 100G 以太網(wǎng) MAC、PCS 和 RS-FEC 邏輯不僅能大幅減少 FPGA 資源占用，最大化平臺復用率，降低功耗，而且還可移植到未來設計方案中。

賽靈思在加利福尼亞州阿納海姆舉行的 OFC 2016會議上演示其 16nm UltraScale+ FPGA器件。該器件內置了集成式100G 以太網(wǎng) MA與RS-FEC。屆時歡迎光臨賽靈思展臺（展臺號 3457）。

集成式 100G 以太網(wǎng) MAC 與 RS-FEC IP、25GBASE-CR/KR、50GBASE-CR2/KR2、100GBASE-CR4/KR4 IP 現(xiàn)已開始供貨。