0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思擴(kuò)展SmartConnect技術(shù)為16nm UltraScale+器件實(shí)現(xiàn)性能突破

Xilinx賽靈思官微 ? 來(lái)源:djl ? 作者:賽靈思 ? 2019-07-30 16:08 ? 次閱讀

Vivado Design Suite 2016.1 現(xiàn)提供 SmartConnect 技術(shù)支持,能解決高性能數(shù)百萬(wàn)系統(tǒng)邏輯單元設(shè)計(jì)中的系統(tǒng)互聯(lián)瓶頸問(wèn)題。

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出 Vivado Design Suite2016.1 的 HLx 版本。該全新套件新增了SmartConnect技術(shù)支持,能為 UltraScale 和 UltraScale+ 產(chǎn)品組合帶來(lái)前所未有的高性能。Vivado Design Suite2016.1 版本包含 SmartConnect 技術(shù)擴(kuò)展,可解決高性能數(shù)百萬(wàn)系統(tǒng)邏輯單元設(shè)計(jì)中的系統(tǒng)互聯(lián)瓶頸,從而讓 UltraScale 和 UltraScale+ 器件組合在實(shí)現(xiàn)高利用率的同時(shí),還能將性能進(jìn)一步提升20%-30%。

賽靈思 UltraScale+ 產(chǎn)品組合是業(yè)界唯一的一款基于 FinFET 的可編程技術(shù)。其包括 Zynq、Kintex和 VirtexUltraScale+ 器件,相對(duì)于 28nm 產(chǎn)品而言,性能功耗比提升 2-5 倍,能支持 5G 無(wú)線、軟件定義網(wǎng)絡(luò)和下一代高級(jí)駕駛員輔助系統(tǒng)等市場(chǎng)領(lǐng)先應(yīng)用。

賽靈思 SmartConnect 技術(shù)包括系統(tǒng)互聯(lián) IP 以及 UltraScale+ 芯片技術(shù)創(chuàng)新所帶來(lái)的最新優(yōu)化:

AXI SmartConnect IP:賽靈思的新型系統(tǒng)連接生成器將外設(shè)與用戶(hù)設(shè)計(jì)整合在一起。SmartConnect 創(chuàng)建的定制互聯(lián)功能能最好地滿(mǎn)足用戶(hù)的系統(tǒng)性能要求,從而能以更少的占用面積和功耗實(shí)現(xiàn)更高的系統(tǒng)吞吐量?,F(xiàn)在,用戶(hù)可通過(guò) Vivado Design Suite2016.1 版本中的 Vivado IP Integrator 搶先體驗(yàn)。

借用時(shí)間和有用的歪斜優(yōu)化:這些優(yōu)化技術(shù)得到新型 UltraScale+ 精細(xì)時(shí)鐘延遲插入功能的支持。這些全自動(dòng)化功能通過(guò)將時(shí)序裕量從設(shè)計(jì)的高速路徑轉(zhuǎn)移到關(guān)鍵路徑上,能夠緩解大的線路延遲,并讓設(shè)計(jì)運(yùn)行在更高時(shí)鐘頻率上。

流水線分析與重定時(shí):這些方法通過(guò)在設(shè)計(jì)中增加額外的流水線級(jí),并運(yùn)用自動(dòng)寄存器重定時(shí)優(yōu)化技術(shù),讓設(shè)計(jì)人員能夠進(jìn)一步提高性能。

供貨情況

Vivado Design Suite HLx 版本和嵌入式軟件開(kāi)發(fā)工具 2016.1 版本現(xiàn)已開(kāi)始供貨,歡迎下載。如需了解有關(guān)賽靈思軟件開(kāi)發(fā)環(huán)境的更多信息,敬請(qǐng)?jiān)L問(wèn)賽靈思軟件開(kāi)發(fā)人員專(zhuān)區(qū)。

16nm UltraScale+ 系列FPGA、3D IC 和 MPSoC 憑借新型存儲(chǔ)器、3D-on-3D和多處理 SoC(MPSoC)技術(shù),繼續(xù)保持著“領(lǐng)先一代”的價(jià)值優(yōu)勢(shì)。為實(shí)現(xiàn)前所未有的高的性能和集成度,UltraScale+ 系列還采用了全新的 SmartConnect 互聯(lián)優(yōu)化技術(shù)。通過(guò)系統(tǒng)級(jí)的優(yōu)化,UltraScale+ 系列提供的價(jià)值遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)工藝節(jié)點(diǎn)移植所帶來(lái)的價(jià)值,系統(tǒng)級(jí)性能功耗比相比 28nm 器件提升了 2-5倍,還實(shí)現(xiàn)了遙遙領(lǐng)先的系統(tǒng)集成度和智能化,以及最高級(jí)別的保密性與安全性。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1797

    瀏覽量

    132173
  • 可編程邏輯
    +關(guān)注

    關(guān)注

    7

    文章

    524

    瀏覽量

    44633
  • 16nm
    +關(guān)注

    關(guān)注

    0

    文章

    32

    瀏覽量

    28135
收藏 0人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于AMD Versal器件實(shí)現(xiàn)PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強(qiáng)的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC
    的頭像 發(fā)表于 06-19 09:44 ?349次閱讀
    基于AMD Versal<b class='flag-5'>器件</b><b class='flag-5'>實(shí)現(xiàn)</b>PCIe5 DMA功能

    AMD Spartan UltraScale+ FPGA 開(kāi)始量產(chǎn)出貨

    高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用 AMD 很高興宣布,Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產(chǎn)! 三款最小型的器件——SU10P
    的頭像 發(fā)表于 06-18 10:32 ?357次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA 開(kāi)始量產(chǎn)出貨

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Ultrascale開(kāi)發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝,Ult
    的頭像 發(fā)表于 04-24 11:29 ?811次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列FPGA的時(shí)鐘資源與架構(gòu)解析

    邀您相約2025上海國(guó)際汽車(chē)工業(yè)展覽會(huì)

    第二十一屆上海國(guó)際汽車(chē)工業(yè)展覽會(huì)將于2025年4月23日至5月2日在國(guó)家會(huì)展中心上海舉行。作為專(zhuān)注于FPGA芯片領(lǐng)域的創(chuàng)新型企業(yè),易將攜基于16nm鈦金系列FPGA開(kāi)發(fā)的汽車(chē)相關(guān)解決方案亮相本次車(chē)展,展位號(hào)為 2BC104
    的頭像 發(fā)表于 04-16 09:18 ?358次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b>邀您相約2025上海國(guó)際汽車(chē)工業(yè)展覽會(huì)

    AI 應(yīng)用場(chǎng)景全覆蓋!解碼超高端 VU+ FPGA 開(kāi)發(fā)平臺(tái) AXVU13F

    UltraScale+ XCVU13P(16nm工藝)FPGA 芯片,但從原先最大支持 16G DDR4 SODIMM 內(nèi)存條插槽升級(jí)最大支持 32G ,并且支持多達(dá) 4 個(gè) FM
    的頭像 發(fā)表于 02-13 17:56 ?482次閱讀
    AI 應(yīng)用場(chǎng)景全覆蓋!解碼超高端 VU+ FPGA 開(kāi)發(fā)平臺(tái) AXVU13F

    南京芯麒電子-基于KU15P的雙路100G光纖加速卡

    ? ? ? ? 該平臺(tái)是由16nm工藝的的Kintex UltraScale+系列主器件XCKU15P構(gòu)建的一款加速卡平臺(tái),支持 PCIE Gen3x16 模式,支持 2組 72-bi
    的頭像 發(fā)表于 01-15 10:11 ?428次閱讀
    南京芯麒電子-基于KU15P的雙路100G光纖加速卡

    今日看點(diǎn)丨美國(guó)擬管制16nm;Meta今年或開(kāi)發(fā)出AI編程智能體

    1. 美國(guó)擬管制16nm ! ? 美國(guó)計(jì)劃擴(kuò)大制程技術(shù)的管制范圍,包括16納米成熟制程,這可能對(duì)臺(tái)積電等全球晶圓代工廠商產(chǎn)生影響。外媒報(bào)道指出拜登政府將從現(xiàn)行7納米先進(jìn)制程,延伸至16
    發(fā)表于 01-13 10:40 ?610次閱讀

    低溫失效的原因,有沒(méi)有別的方法或者一些見(jiàn)解?

    低溫失效的原因,有沒(méi)有別的方法或者一些見(jiàn)解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測(cè)了電流和電壓都正常,頻率也都正常,頻率不是FPGA的頻率是晶振的頻率,焊接的話(huà)七
    發(fā)表于 12-30 16:28

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?2次下載

    ALINX 發(fā)布 AXVU13P:AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開(kāi)發(fā)平臺(tái)

    ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開(kāi)發(fā)平臺(tái)?AXVU13P! 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能
    的頭像 發(fā)表于 12-20 16:46 ?770次閱讀
    ALINX 發(fā)布 AXVU13P:AMD Virtex <b class='flag-5'>UltraScale+</b> 高端 FPGA PCle 3.0 綜合開(kāi)發(fā)平臺(tái)

    時(shí)序約束一主時(shí)鐘與生成時(shí)鐘

    一、主時(shí)鐘create_clock 1.1 定義 主時(shí)鐘是來(lái)自FPGA芯片外部的時(shí)鐘,通過(guò)時(shí)鐘輸入端口或高速收發(fā)器GT的輸出引腳進(jìn)入FPGA內(nèi)部。對(duì)于7系列的器件,主時(shí)鐘必須手動(dòng)
    的頭像 發(fā)表于 11-29 11:03 ?1303次閱讀
    時(shí)序約束一主時(shí)鐘與生成時(shí)鐘

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件

    Zynq UltraScale+ MPSoC 器件,具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實(shí)時(shí)處理器和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
    的頭像 發(fā)表于 11-20 15:32 ?1452次閱讀
    AMD/Xilinx Zynq? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 評(píng)估套件

    在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流

    4K UHD音視頻廣播領(lǐng)域的優(yōu)勢(shì) 1.高性能與低功耗的結(jié)合:Zynq UltraScale+ MPSoC采用了16nm FinFET工藝,集成了多核處理器和可編程邏輯,能夠在提高性能
    發(fā)表于 11-01 16:56

    在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流

    協(xié)議。 3.MPSoC與VCU架構(gòu)在4K UHD音視頻廣播領(lǐng)域的優(yōu)勢(shì) 高性能與低功耗的結(jié)合 :Zynq UltraScale+ MPSoC采用了16nm FinFET工藝,集成了多核處理器和可編程邏輯
    發(fā)表于 10-14 17:42

    快訊 | 發(fā)展新質(zhì)生產(chǎn)力問(wèn)道?如何下好“創(chuàng)新棋”?

    7月11日,南湖區(qū)委宣傳部、清華大學(xué)馬克主義學(xué)院共同帶隊(duì)一行蒞臨圍繞時(shí)頻新質(zhì)生產(chǎn)力創(chuàng)新層面進(jìn)行實(shí)地調(diào)研,副總經(jīng)理田永和、對(duì)外合作部
    的頭像 發(fā)表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發(fā)展新質(zhì)生產(chǎn)力問(wèn)道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創(chuàng)新棋”?

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品