賽靈思全可編程器件擁有強(qiáng)大的靈活性與高性能

現(xiàn)如今，日益復(fù)雜的電子產(chǎn)品中使用的先進(jìn)設(shè)計(jì)正在挑戰(zhàn)密度、性能和功耗的極限，同時(shí)也使設(shè)計(jì)團(tuán)隊(duì)面臨挑戰(zhàn)，要求我們必須在限定的預(yù)算，限定的時(shí)間內(nèi)完成設(shè)計(jì)目標(biāo)，從而獲得市場(chǎng)機(jī)會(huì)窗口。賽靈思全可編程器件擁有強(qiáng)大的靈活性與高性能，但傳統(tǒng)的 RTL 開發(fā)則讓開發(fā)團(tuán)隊(duì)將大部分時(shí)間和資源耗費(fèi)在細(xì)節(jié)的實(shí)施上 ……

現(xiàn)在，Vivado HLS（高層次綜合）來了！

無需手動(dòng)創(chuàng)建RTL

直接使用C，C++以及System C語言規(guī)范

讓系統(tǒng)和設(shè)計(jì)架構(gòu)師能夠把更多的時(shí)間放在較高層次的描述中

獲得更快的驗(yàn)證時(shí)間和最大的生產(chǎn)效率的提升

所以……

我們的目標(biāo)是：更優(yōu)，更快，更魯棒！

Lesson 1 軟件工程師該怎么了解 FPGA 架構(gòu)？

本視頻將由賽靈思專家向您詳細(xì)介紹 FPGA 的架構(gòu)，以及作為軟件開發(fā)人員來說，應(yīng)該對(duì) FPGA 的哪些知識(shí)具備一定的了解？從而加速您的軟硬件協(xié)同設(shè)計(jì)。

Lauren Gao→

Xilinx 戰(zhàn)略應(yīng)用高級(jí)工程師，專注于 C/C++ 高層次綜合，擁有多年利用 Xilinx FPGA 實(shí)現(xiàn)數(shù)字信號(hào)處理算法的經(jīng)驗(yàn)，對(duì) Xilinx FPGA 的架構(gòu)、開發(fā)工具和設(shè)計(jì)理念有深入的理解。發(fā)布網(wǎng)絡(luò)視頻課程《Vivado入門與提高》點(diǎn)擊率超過5萬、出版《基于FPGA的數(shù)字信號(hào)處理（第2版）》一書，并廣受好評(píng)。