- Load:12.44 second
- Duration:1533 second
- Size:640x360
- Volume:0%
- Fps:61fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
00:00/25:33
數(shù)碼管,也稱作輝光管,是一種可以顯示數(shù)字和其他信息的電子設(shè)備。玻璃管中包括一個金屬絲網(wǎng)制成的陽極和多個陰極。大部分數(shù)碼管陰極的形狀為數(shù)字。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1643文章
21925瀏覽量
612614 -
電子設(shè)備
+關(guān)注
關(guān)注
2文章
2864瀏覽量
54434 -
數(shù)碼管
+關(guān)注
關(guān)注
32文章
1888瀏覽量
92114
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
【正點原子FPGA連載】第十二章 動態(tài)數(shù)碼管顯示實驗
/1WzZfnb0gGPkthV7x_SrsKw 提取碼:vjpn4)對正點原子FPGA感興趣的同學(xué)可以加群討論:712557122點擊加入:5)關(guān)注正點
發(fā)表于 06-15 22:54
正點原子開拓者FPGA開發(fā)板資料連載第十二章 動態(tài)數(shù)碼管顯示實驗
://www.openedv.com/thread-13912-1-1.html第十二章 動態(tài)數(shù)碼管顯示實驗經(jīng)過上一章的學(xué)習,我們已經(jīng)知道如何使用數(shù)碼管
發(fā)表于 07-30 14:55
數(shù)碼管(靜態(tài)顯示)【匯編版】
數(shù)碼管(靜態(tài)顯示)【匯編版】數(shù)碼管(靜態(tài)顯示)【匯編版】數(shù)碼
發(fā)表于 12-29 15:27
?0次下載
數(shù)碼管(靜態(tài)顯示)【C語言版】
數(shù)碼管(靜態(tài)顯示)【C語言版】數(shù)碼管(靜態(tài)顯示)【C語言版】
發(fā)表于 12-29 15:27
?0次下載
數(shù)碼管靜態(tài)顯示_數(shù)碼管靜態(tài)顯示程序
數(shù)碼管靜態(tài)顯示,就是每一個數(shù)碼管的段碼都要獨占具有鎖存功能的輸出口,CPU把要顯示的字碼送到輸出口上,就可以使
發(fā)表于 01-15 16:09
?4.3w次閱讀
正點原子開拓者FPGA:數(shù)碼管靜態(tài)顯示實驗
靜態(tài)驅(qū)動也稱直流驅(qū)動。靜態(tài)驅(qū)動是指每個數(shù)碼管的每一個段碼都由一個單片機的I/O端口進行驅(qū)動,或者使用如BCD碼二-十進制譯碼器譯碼進行驅(qū)動。靜態(tài)驅(qū)動的優(yōu)點是編程簡單,

FPGA入門系列實驗教程之實現(xiàn)數(shù)碼管靜態(tài)顯示的詳細資料說明
實現(xiàn)開發(fā)板上的數(shù)碼管靜態(tài)循環(huán)顯示 0~F。通過這個實驗,掌握采用 VerilogHDL 語言編程實現(xiàn) 7 段數(shù)碼管
發(fā)表于 06-12 15:59
?19次下載

靜態(tài)數(shù)碼管顯示實驗
本實驗采用了普中科技的51單片機開發(fā)板通過對單片機的編程控制LED數(shù)碼管的靜態(tài)顯示
發(fā)表于 11-23 17:51
?15次下載

【正點原子FPGA連載】第九章按鍵控制LED燈實驗 -摘自【正點原子】新起點之FPGA開發(fā)指南_V2.1
【正點原子FPGA連載】第九章按鍵控制LED燈實驗 -摘自【正點原子】新起點
發(fā)表于 12-04 13:06
?10次下載

基于FPGA的數(shù)碼管靜態(tài)顯示
設(shè)計一個8位數(shù)碼管靜態(tài)顯示:采用共陽極(低電平點亮)8段數(shù)碼管,控制八位數(shù)碼管讓其以00000000、11111111、22222222一直

評論