- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
數(shù)碼管，也稱作輝光管，是一種可以顯示數(shù)字和其他信息的電子設(shè)備。玻璃管中包括一個(gè)金屬絲網(wǎng)制成的陽(yáng)極和多個(gè)陰極。大部分數(shù)碼管陰極的形狀為數(shù)字。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1643文章
21952瀏覽量
613796 -
電子設(shè)備
+關(guān)注
關(guān)注
2文章
2869瀏覽量
54498 -
數(shù)碼管
+關(guān)注
關(guān)注
32文章
1889瀏覽量
92192
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
【正點(diǎn)原子FPGA連載】第十二章 動(dòng)態(tài)數(shù)碼管顯示實(shí)驗(yàn)
/1WzZfnb0gGPkthV7x_SrsKw 提取碼：vjpn4）對(duì)正點(diǎn)原子FPGA感興趣的同學(xué)可以加群討論：712557122點(diǎn)擊加入：5）關(guān)注正點(diǎn)
發(fā)表于 06-15 22:54
正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板資料連載第十二章 動(dòng)態(tài)數(shù)碼管顯示實(shí)驗(yàn)
://www.openedv.com/thread-13912-1-1.html第十二章 動(dòng)態(tài)數(shù)碼管顯示實(shí)驗(yàn)經(jīng)過(guò)上一章的學(xué)習(xí)，我們已經(jīng)知道如何使用數(shù)碼管
發(fā)表于 07-30 14:55
數(shù)碼管顯示實(shí)驗(yàn)
數(shù)碼管顯示實(shí)驗(yàn)
一、實(shí)驗(yàn)目的數(shù)碼管是單片機(jī)系統(tǒng)常用的輸出顯示器件，單個(gè)
發(fā)表于 09-28 12:28
?1.6w次閱讀
數(shù)碼管（靜態(tài)顯示）【匯編版】
數(shù)碼管（靜態(tài)顯示）【匯編版】數(shù)碼管（靜態(tài)顯示）【匯編版】數(shù)碼
發(fā)表于 12-29 15:27
?0次下載
數(shù)碼管（靜態(tài)顯示）【C語(yǔ)言版】
數(shù)碼管（靜態(tài)顯示）【C語(yǔ)言版】數(shù)碼管（靜態(tài)顯示）【C語(yǔ)言版】
發(fā)表于 12-29 15:27
?0次下載
數(shù)碼管靜態(tài)顯示_數(shù)碼管靜態(tài)顯示程序
數(shù)碼管靜態(tài)顯示，就是每一個(gè)數(shù)碼管的段碼都要獨(dú)占具有鎖存功能的輸出口，CPU把要顯示的字碼送到輸出口上，就可以使
發(fā)表于 01-15 16:09
?4.3w次閱讀
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè)：紅外遙控實(shí)驗(yàn)
正點(diǎn)原子FPGA開(kāi)發(fā)板配套視頻
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè)：數(shù)碼管動(dòng)態(tài)顯示實(shí)驗(yàn)
正點(diǎn)原子FPGA開(kāi)發(fā)板配套視頻
正點(diǎn)原子開(kāi)拓者FPGA：數(shù)碼管靜態(tài)顯示實(shí)驗(yàn)
靜態(tài)驅(qū)動(dòng)也稱直流驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)是指每個(gè)數(shù)碼管的每一個(gè)段碼都由一個(gè)單片機(jī)的I/O端口進(jìn)行驅(qū)動(dòng)，或者使用如BCD碼二-十進(jìn)制譯碼器譯碼進(jìn)行驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)的優(yōu)點(diǎn)是編程簡(jiǎn)單，
FPGA入門(mén)系列實(shí)驗(yàn)教程之實(shí)現(xiàn)數(shù)碼管靜態(tài)顯示的詳細(xì)資料說(shuō)明
實(shí)現(xiàn)開(kāi)發(fā)板上的數(shù)碼管靜態(tài)循環(huán)顯示 0~F。通過(guò)這個(gè)實(shí)驗(yàn)，掌握采用 VerilogHDL 語(yǔ)言編程實(shí)現(xiàn) 7 段數(shù)碼管
發(fā)表于 06-12 15:59
?19次下載
靜態(tài)數(shù)碼管顯示實(shí)驗(yàn)
本實(shí)驗(yàn)采用了普中科技的51單片機(jī)開(kāi)發(fā)板通過(guò)對(duì)單片機(jī)的編程控制LED數(shù)碼管的靜態(tài)顯示
發(fā)表于 11-23 17:51
?15次下載
【正點(diǎn)原子FPGA連載】第九章按鍵控制LED燈實(shí)驗(yàn) -摘自【正點(diǎn)原子】新起點(diǎn)之FPGA開(kāi)發(fā)指南_V2.1
【正點(diǎn)原子FPGA連載】第九章按鍵控制LED燈實(shí)驗(yàn) -摘自【正點(diǎn)原子】新起點(diǎn)
發(fā)表于 12-04 13:06
?10次下載
基于FPGA的數(shù)碼管靜態(tài)顯示
設(shè)計(jì)一個(gè)8位數(shù)碼管靜態(tài)顯示：采用共陽(yáng)極（低電平點(diǎn)亮）8段數(shù)碼管，控制八位數(shù)碼管讓其以00000000、11111111、22222222一直
工商網(wǎng)監(jiān)
評(píng)論