- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設計、Verilog HDL語言及VIVADO的應用,并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始,深入到FPGA的基礎應用、綜合應用和進階應用。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21954瀏覽量
613840 -
邏輯
+關注
關注
2文章
834瀏覽量
29689 -
Verilog HDL
+關注
關注
17文章
126瀏覽量
50857
發(fā)布評論請先 登錄
相關推薦
熱點推薦
Verilog HDL語言編程基礎與FPGA常用開發(fā)工具
關鍵字:Altera 、FPGA、軟硬件協(xié)調設計(Verilog & C)、CPU、總線、外設FPGA硬件結構知識Verilog
發(fā)表于 12-22 08:06
基于Verilog HDL語言的FPGA設計
采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態(tài)控制器的設計,以及在與其它各種數字
發(fā)表于 08-21 10:50
?69次下載
Verilog HDL語言在FPGA/CPLD開發(fā)中的應用
摘 要:通過設計實例詳細介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法,并通過與其他各種輸入方式的比較,顯示出使用Verilog
發(fā)表于 06-20 11:51
?2107次閱讀

VHDL和Verilog HDL語言對比
VHDL和Verilog HDL語言對比
Verilog HDL和VHDL都是用于邏輯設計的硬件描述語
發(fā)表于 02-09 09:01
?1.1w次閱讀
Verilog HDL與VHDL及FPGA的比較分析
Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點:類似C語言,
發(fā)表于 01-11 10:45
?1451次閱讀
PLD/FPGA硬件語言設計verilog HDL
在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術的發(fā)展上看,已出現用于CPLD/FPGA設計的硬件C語言編譯軟件,雖然還不成熟,應用極少,但它有可能會成為繼V
發(fā)表于 03-12 11:21
?1853次閱讀
Verilog HDL作為現在最流行的FPGA開發(fā)語言 是入門的基礎
Verilog HDL作為現在最流行的FPGA開發(fā)語言,當然是入門基礎。
發(fā)表于 02-18 14:47
?1.1w次閱讀
Verilog HDL的基礎知識詳細說明
硬件描述語言基本語法和實踐
(1)VHDL 和Verilog HDL的各自特點和應用范圍
(2)Verilog HDL基本
發(fā)表于 07-03 17:36
?54次下載

Verilog HDL verilog hdl和vhdl的區(qū)別
Verilog HDL是一種以文本形式描述數字系統(tǒng)硬件的結構和行為的硬件描述語言,也可描述邏輯電路圖、邏輯表達式等。
二十進制編碼器及Verilog HDL描述 Verilog HDL程序的基本結構及特點
節(jié)通過硬件描述語言Verilog HDL對二十進制編碼器的描述,介紹Verilog HDL程序的基本結構

評論