0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

數字設計FPGA應用:Verilog HDL語言基本結構

電子硬件DIY視頻 ? 來源:電子硬件DIY視頻 ? 2019-12-02 07:10 ? 次閱讀
00:00/00:00
0
倍速
50%
75%
100%
08:25:25
下载
  • Load:
    0 second
  • Duration:
    0 second
  • Size:
    0x0
  • Volume:
    0%
  • Fps:
    60fps
  • Sudio decoded:
    0 Byte
  • Video decoded:
    0 Byte

本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設計、Verilog HDL語言及VIVADO的應用,并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始,深入到FPGA的基礎應用、綜合應用和進階應用。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21954

    瀏覽量

    613840
  • 邏輯
    +關注

    關注

    2

    文章

    834

    瀏覽量

    29689
  • Verilog HDL
    +關注

    關注

    17

    文章

    126

    瀏覽量

    50857
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Verilog HDL語言編程基礎與FPGA常用開發(fā)工具

    關鍵字:Altera 、FPGA、軟硬件協(xié)調設計(Verilog & C)、CPU、總線、外設FPGA硬件結構知識Verilog
    發(fā)表于 12-22 08:06

    基于Verilog HDL語言FPGA設計

    采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態(tài)控制器的設計,以及在與其它各種數字
    發(fā)表于 08-21 10:50 ?69次下載

    Verilog HDL語言FPGA/CPLD開發(fā)中的應用

    摘 要:通過設計實例詳細介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法,并通過與其他各種輸入方式的比較,顯示出使用Verilog
    發(fā)表于 06-20 11:51 ?2107次閱讀
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b><b class='flag-5'>語言</b>在<b class='flag-5'>FPGA</b>/CPLD開發(fā)中的應用

    Verilog HDL程序基本結構與程序入門

    Verilog HDL程序基本結構與程序入門 Verilog HDL程序基本結構 &nb
    發(fā)表于 02-08 11:43 ?2419次閱讀

    Verilog HDL語言簡介

    Verilog HDL語言簡介 1.什么是Verilog HDLVerilog HDL是硬件描述語言
    發(fā)表于 02-09 08:59 ?4020次閱讀

    VHDL和Verilog HDL語言對比

    VHDL和Verilog HDL語言對比 Verilog HDL和VHDL都是用于邏輯設計的硬件描述
    發(fā)表于 02-09 09:01 ?1.1w次閱讀

    Verilog HDL與VHDL及FPGA的比較分析

    Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點:類似C語言
    發(fā)表于 01-11 10:45 ?1451次閱讀

    PLD/FPGA硬件語言設計verilog HDL

    在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術的發(fā)展上看,已出現用于CPLD/FPGA設計的硬件C語言編譯軟件,雖然還不成熟,應用極少,但它有可能會成為繼V
    發(fā)表于 03-12 11:21 ?1853次閱讀

    _Verilog_HDL的基本語法

    Verilog_HDL語言的學習,為FPGA編程打下堅實的基礎
    發(fā)表于 05-19 16:40 ?12次下載

    基于FPGA Verilog-HDL語言的串口設計

    基于FPGA Verilog-HDL語言的串口設計
    發(fā)表于 02-16 00:08 ?35次下載

    Verilog HDL作為現在最流行的FPGA開發(fā)語言 是入門的基礎

    Verilog HDL作為現在最流行的FPGA開發(fā)語言,當然是入門基礎。
    發(fā)表于 02-18 14:47 ?1.1w次閱讀

    Verilog HDL的基礎知識詳細說明

    硬件描述語言基本語法和實踐 (1)VHDL 和Verilog HDL的各自特點和應用范圍 (2)Verilog HDL基本
    發(fā)表于 07-03 17:36 ?54次下載
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>的基礎知識詳細說明

    Verilog HDL語言技術要點

    的是硬件描述語言。最為流行的硬件描述語言有兩種Verilog HDL/VHDL,均為IEEE標準。Verilog
    的頭像 發(fā)表于 09-01 11:47 ?4620次閱讀
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b><b class='flag-5'>語言</b>技術要點

    Verilog HDL verilog hdl和vhdl的區(qū)別

    Verilog HDL是一種以文本形式描述數字系統(tǒng)硬件的結構和行為的硬件描述語言,也可描述邏輯電路圖、邏輯表達式等。
    的頭像 發(fā)表于 07-23 14:36 ?1.1w次閱讀

    二十進制編碼器及Verilog HDL描述 Verilog HDL程序的基本結構及特點

    節(jié)通過硬件描述語言Verilog HDL對二十進制編碼器的描述,介紹Verilog HDL程序的基本結構
    的頭像 發(fā)表于 08-28 09:54 ?3427次閱讀
    二十進制編碼器及<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>描述 <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>程序的基本<b class='flag-5'>結構</b>及特點
    ckplayer
    version:X3
    about

    電子發(fā)燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品