- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開發(fā)開始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
-
FPGA
+關(guān)注
關(guān)注
1643文章
21925瀏覽量
612682 -
邏輯
+關(guān)注
關(guān)注
2文章
834瀏覽量
29667 -
Verilog HDL
+關(guān)注
關(guān)注
17文章
126瀏覽量
50824
發(fā)布評(píng)論請(qǐng)先 登錄
Verilog HDL語言編程基礎(chǔ)與FPGA常用開發(fā)工具
基于Verilog HDL語言的FPGA設(shè)計(jì)
Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

Verilog HDL程序基本結(jié)構(gòu)與程序入門
Verilog HDL語言簡(jiǎn)介
VHDL和Verilog HDL語言對(duì)比
Verilog HDL與VHDL及FPGA的比較分析
PLD/FPGA硬件語言設(shè)計(jì)verilog HDL
_Verilog_HDL的基本語法
Verilog HDL作為現(xiàn)在最流行的FPGA開發(fā)語言 是入門的基礎(chǔ)
Verilog HDL的基礎(chǔ)知識(shí)詳細(xì)說明

Verilog HDL verilog hdl和vhdl的區(qū)別
二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)

評(píng)論