- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
Altera的MAX? II 系列在所有CPLD系列中,其單位I/O引腳的功耗和成本都是最低的。MAX II CPLD支持高級功能集成,以降低系統(tǒng)設(shè)計成本。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1644文章
21993瀏覽量
615454 -
cpld
+關(guān)注
關(guān)注
32文章
1257瀏覽量
171179 -
時鐘
+關(guān)注
關(guān)注
11文章
1887瀏覽量
132967
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦

#硬聲創(chuàng)作季 #FPGA 玩轉(zhuǎn)FPGA-18 BJ-EPM240實驗11-MAX II內(nèi)部震蕩時鐘使用實例-1
fpga時鐘發(fā)生器EPM實例epM240
水管工
發(fā)布于 :2022年10月29日 12:32:53

#硬聲創(chuàng)作季 #FPGA 玩轉(zhuǎn)FPGA-18 BJ-EPM240實驗11-MAX II內(nèi)部震蕩時鐘使用實例-2
fpga時鐘發(fā)生器EPM實例epM240
水管工
發(fā)布于 :2022年10月29日 12:33:17
BJ-EPM240學(xué)習(xí)板介紹
特權(quán)同學(xué)的FPGA/CPLD入門級學(xué)習(xí)板基礎(chǔ)資料,入門選手可以看看哦
發(fā)表于 12-02 09:44
?21次下載
基于BJ-EPMCPLD 開發(fā)板的串口通信實驗
BJ-EPM240學(xué)習(xí)板是特權(quán)同學(xué)推出的一款FPGA/CPLD入門級學(xué)習(xí)板,該
發(fā)表于 08-31 17:09
?2次下載

FPGA學(xué)習(xí)合集教程之開發(fā)板數(shù)據(jù)手冊和三個仿真測試的視頻教程
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA學(xué)習(xí)合集教程之開發(fā)板數(shù)據(jù)手冊和三個仿真測試的視頻教程內(nèi)容包括了:CPLD EPM240 EVB開發(fā)
發(fā)表于 12-27 08:00
?29次下載
FPGA視頻教程之使用BJ-EPM240學(xué)習(xí)板進(jìn)行數(shù)碼管顯示實驗的資料說明
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之使用BJ-EPM240學(xué)習(xí)板進(jìn)行數(shù)碼管顯示實驗的資
發(fā)表于 02-28 10:35
?5次下載

FPGA視頻教程之BJ-EPM240學(xué)習(xí)板的詳細(xì)資料介紹
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之BJ-EPM240學(xué)習(xí)板的詳細(xì)資料說明免費(fèi)下載,BJ-EP
發(fā)表于 03-01 11:35
?21次下載

BJ-EPM240學(xué)習(xí)板介紹
主芯片使用的是Altera公司的MAXII系列EPM240T100C5,該芯片有240個邏輯單元,等效宏單元192個,資源比較豐富,內(nèi)有8KbitFlash的存儲空間。
BJ-EPM240學(xué)習(xí)板之Johnson.計數(shù)器實驗
本視頻主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之BJ-EPM240學(xué)習(xí)板計數(shù)器
課程5:BJ-EPM240學(xué)習(xí)板介紹
BJ-EPM240學(xué)習(xí)板主芯片使用的是Altera公司的MAXII系列EPM240T100C5,該芯片有240個邏輯單元,等效宏單元192個

深入淺出玩轉(zhuǎn)FPGA視頻:BJ-EPM240學(xué)習(xí)板介紹
BJ-EPM240學(xué)習(xí)板基本配置:主芯片使用的是Altera公司的MAXII系列EPM240T100C5,該芯片有240個邏輯單元,等效宏單

FPGA視頻教程:BJ-EPM240學(xué)習(xí)板-Quartus II調(diào)用ModeSim仿真實例
Quartus II 是Altera公司的綜合性CPLD/FPGA開發(fā)軟件,原理圖、VHDL、VerilogHDL以及AHDL(Altera Hardware 支持Description

FPGA視頻教程:BJ-EPM240學(xué)習(xí)板-MAX II的UFM模塊使用實驗
MAX II 器件屬于非易失、瞬時接通可編程邏輯系列,采用了業(yè)界突破性的 CPLD 體系結(jié)構(gòu)。這種體系結(jié)構(gòu)幫助您大大降低了系統(tǒng)功耗、體積和成本。

FPGA視頻教程:BJ-EPM240學(xué)習(xí)板介紹
BJ-EPM240學(xué)習(xí)板的主芯片使用的是Altera公司的MAXII系列EPM240T100C5,該芯片有240個邏輯單元,等效宏單元192

BJ-EPM240學(xué)習(xí)板:MAX II內(nèi)部震動時鐘使用實驗
采用CPLD市場領(lǐng)先供應(yīng)商提供的MAX? II 開發(fā)套件,您可以評估MAX II CPLD的系列特性,或者開始對自己的設(shè)計進(jìn)行原型開發(fā)。它包括參考設(shè)計(LCD控制器、PCI、USB和插

評論