至簡(jiǎn)設(shè)計(jì)法：程序設(shè)計(jì)（2）
由潘文明先生開創(chuàng)的IC/FPGA至簡(jiǎn)設(shè)計(jì)法，具備劃時(shí)代的意義。這種設(shè)計(jì)方法不僅將IC/FPGA學(xué)習(xí)難度降到了最低，同時(shí)將設(shè)計(jì)過程變得簡(jiǎn)單，并規(guī)范了代碼避免了混亂，將出錯(cuò)幾率降到最低。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1629文章
21738瀏覽量
603464 -
IC
+關(guān)注
關(guān)注
36文章
5950瀏覽量
175620 -
程序
+關(guān)注
關(guān)注
117文章
3787瀏覽量
81060
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)明德?lián)P科技教育有限公司官網(wǎng)：www.mdy-edu.com淘寶：mdy-edu.taobao.comQQ 群：97925396 數(shù)字時(shí)鐘是常見的畢業(yè)設(shè)計(jì)題目。我們做
發(fā)表于 02-15 17:32
潘文明至簡(jiǎn)設(shè)計(jì)法之SPI接口至簡(jiǎn)代碼設(shè)計(jì)
本帖最后由 chunfen2634 于 2017-6-22 14:31 編輯
我們的至簡(jiǎn)設(shè)計(jì)法，綜合了運(yùn)用多種科學(xué)、嚴(yán)謹(jǐn)?shù)拇a設(shè)計(jì)方法，將整個(gè)設(shè)計(jì)過程完整化、規(guī)范化，令學(xué)習(xí)方法至
發(fā)表于 06-22 10:20
明德?lián)P至簡(jiǎn)設(shè)計(jì)法資料大全
/id_XMjgyMDEyMDc2OA==.html?spm=a2h0j.8191423.module_basic_relation.5~5!2~5~5!5~5!2~1~3~A明德?lián)P
發(fā)表于 07-27 17:05
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog
發(fā)表于 09-27 09:53
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
本帖最后由 lee_st 于 2017-10-31 09:27 編輯
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
發(fā)表于 10-30 17:21
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的紅外接收 verilog
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的紅外接收 verilog
發(fā)表于 11-05 14:50
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的籃球倒計(jì)時(shí)工程
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的籃球倒計(jì)時(shí)工程
發(fā)表于 11-05 14:52
FPGA至簡(jiǎn)設(shè)計(jì)法為什么這么簡(jiǎn)單
由潘文明先生開創(chuàng)的IC/FPGA至簡(jiǎn)設(shè)計(jì)法，具備劃時(shí)代的意義。這種設(shè)計(jì)方法不僅將IC/FPGA學(xué)習(xí)難度降到了最低，同時(shí)將設(shè)計(jì)過程變得簡(jiǎn)單，并規(guī)范了代碼避免了混亂，將出錯(cuò)幾率降到最低。下面我們來看
發(fā)表于 12-15 15:10
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog
明德?lián)P分享的調(diào)制PWM驅(qū)動(dòng)LED工程,利用脈沖寬度調(diào)制調(diào)制出幾個(gè)不同寬度的脈沖來驅(qū)動(dòng)LED燈，添加verilog文件即可使用?；?b class='flag-5'>至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog.rar (281.92 KB )
發(fā)表于 01-18 06:35
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
模塊為例，講解如何使用至簡(jiǎn)設(shè)計(jì)法來實(shí)現(xiàn)。數(shù)字模塊的功能，是產(chǎn)生6個(gè)信號(hào)，分別表示時(shí)十位、時(shí)個(gè)位、分十位、分個(gè)位、秒十位和秒個(gè)位的值。例如上述信號(hào)值依次為2、1、4、3、5、9時(shí)，則表示
發(fā)表于 07-24 09:54
明德?lián)P獨(dú)創(chuàng)“至簡(jiǎn)設(shè)計(jì)法”介紹
充分驗(yàn)證。如劉晶、奚亮、李遂濤等學(xué)員畢業(yè)后，分別參與了2D至3D視頻轉(zhuǎn)換、網(wǎng)絡(luò)1588時(shí)鐘戳協(xié)議和WIFI芯片研發(fā)等大型項(xiàng)目。部分具有四、五年FPGA工作經(jīng)驗(yàn)的工程師，初步了解到至簡(jiǎn)設(shè)
發(fā)表于 07-25 16:50
請(qǐng)問至簡(jiǎn)設(shè)計(jì)法純邏輯如何實(shí)現(xiàn)SDARM控制器？
至簡(jiǎn)設(shè)計(jì)法純邏輯實(shí)現(xiàn)SDARM控制器
發(fā)表于 12-15 06:12
M法T法測(cè)速單片機(jī)程序設(shè)計(jì)
M法T法測(cè)速單片機(jī)程序設(shè)計(jì)M法、T法測(cè)速單片機(jī)程序設(shè)計(jì)摘 要本設(shè)計(jì)為M
發(fā)表于 09-02 06:01
至簡(jiǎn)設(shè)計(jì)法：運(yùn)算符（2）
使用至簡(jiǎn)設(shè)計(jì)法，即可省略掉常規(guī)設(shè)計(jì)中的繁復(fù)思考過程。比如計(jì)數(shù)器的設(shè)計(jì)，只需要填入設(shè)置條件“什么情況下加一”和“數(shù)多少下”。
工商網(wǎng)監(jiān)
評(píng)論