- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:21fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1643文章
21954瀏覽量
613836 -
Xilinx
+關(guān)注
關(guān)注
73文章
2181瀏覽量
124295 -
Vivado
+關(guān)注
關(guān)注
19文章
828瀏覽量
68184
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)
基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)
基于FPGA設(shè)計(jì)的數(shù)字時(shí)鐘
視頻過大，打包成8個(gè)壓縮包基于FPGA設(shè)計(jì)的數(shù)字時(shí)鐘.part01.rar (20 MB )基于FPGA設(shè)計(jì)的數(shù)字時(shí)鐘.part02.rar (20 MB )基于
發(fā)表于 05-14 06:35
Altera FPGA全國嵌入式創(chuàng)新開發(fā)實(shí)踐
Altera FPGA全國嵌入式創(chuàng)新開發(fā)實(shí)踐：Altera FPGA全國嵌入式創(chuàng)新開發(fā)實(shí)踐（2008.10.30）
發(fā)表于 12-27 16:15
?22次下載
基于FPGA設(shè)計(jì)DSP的實(shí)踐與改進(jìn)
基于FPGA設(shè)計(jì)DSP的實(shí)踐與改進(jìn)
當(dāng)設(shè)計(jì)的系統(tǒng)需要對(duì)數(shù)字信號(hào)進(jìn)行處理時(shí)，常采用通用 DSP（Digital Signal Process）處理器，這樣的設(shè)計(jì)方案通用性好，且還有各種較為成熟的
發(fā)表于 03-01 10:47
?717次閱讀
FPGA核心知識(shí)詳解（1）：FPGA入門必備
電子發(fā)燒友網(wǎng)核心提示 ：對(duì)初級(jí)FPGA工程師而言，必須掌握FPGA相關(guān)基礎(chǔ)知識(shí)、精通硬件描述語言、熟練數(shù)字電路設(shè)計(jì)、加強(qiáng)工程項(xiàng)目的實(shí)踐。應(yīng)廣大初級(jí)F
發(fā)表于 11-09 13:55
?8222次閱讀
基于FPGA數(shù)字信號(hào)處理
基于FPGA數(shù)字信號(hào)處理，本文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)
發(fā)表于 10-30 10:39
?35次下載
數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)
本書比較全面地闡述了fpga在數(shù)字信號(hào)處理中的應(yīng)用問題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用
發(fā)表于 12-23 11:07
?46次下載
FPGA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
視頻中對(duì)FPGA的設(shè)計(jì)基礎(chǔ)與數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)進(jìn)行了講解，希望對(duì)FPGA新手有所幫助。
發(fā)表于 05-05 17:54
?8次下載
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)，可實(shí)現(xiàn)鬧鐘的功能，可校時(shí)。
發(fā)表于 06-23 17:15
?70次下載
華清遠(yuǎn)見FPGA代碼-數(shù)字跑表
FPGA學(xué)習(xí)資料教程——華清遠(yuǎn)見FPGA代碼-數(shù)字跑表
發(fā)表于 10-27 18:07
?10次下載
FPGA verilog相關(guān)設(shè)計(jì)實(shí)踐
FPGA verilog 相關(guān)設(shè)計(jì)實(shí)踐
發(fā)表于 09-06 11:19
?33次下載
FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.
FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.(電源技術(shù)發(fā)展怎么樣)-FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享? ? ? ? ? ? ? ? ? ??
發(fā)表于 09-18 10:58
?52次下載
fpga和數(shù)字ic區(qū)別 fpga和plc區(qū)別
fpga和數(shù)字ic區(qū)別 FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)和數(shù)字IC(集成電路)在設(shè)計(jì)、功能、應(yīng)用等方面存在顯著的區(qū)別。 FPGA和
工商網(wǎng)監(jiān)
評(píng)論