0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

數(shù)字設計FPGA應用:FPGA的基本實踐

電子硬件DIY視頻 ? 來源:電子硬件DIY視頻 ? 2019-12-05 07:05 ? 次閱讀
00:00/00:00
0
倍速
50%
75%
100%
12:03:58
下载
  • Load:
    0 second
  • Duration:
    0 second
  • Size:
    0x0
  • Volume:
    0%
  • Fps:
    60fps
  • Sudio decoded:
    0 Byte
  • Video decoded:
    0 Byte

本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設計、Verilog HDL語言及VIVADO的應用,并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始,深入到FPGA的基礎應用、綜合應用和進階應用。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21925

    瀏覽量

    612682
  • Xilinx
    +關注

    關注

    73

    文章

    2179

    瀏覽量

    124016
  • Vivado
    +關注

    關注

    19

    文章

    826

    瀏覽量

    68009
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    基于FPGA vivado 17.2 的數(shù)字鐘設計

    基于FPGA vivado 17.2 的數(shù)字鐘設計
    的頭像 發(fā)表于 06-08 09:41 ?1.1w次閱讀
    基于<b class='flag-5'>FPGA</b> vivado 17.2 的<b class='flag-5'>數(shù)字</b>鐘設計

    基于FPGA設計的數(shù)字時鐘

    視頻過大,打包成8個壓縮包基于FPGA設計的數(shù)字時鐘.part01.rar (20 MB )基于FPGA設計的數(shù)字時鐘.part02.rar (20 MB )基于
    發(fā)表于 05-14 06:35

    Altera FPGA全國嵌入式創(chuàng)新開發(fā)實踐

    Altera FPGA全國嵌入式創(chuàng)新開發(fā)實踐:Altera FPGA全國嵌入式創(chuàng)新開發(fā)實踐(2008.10.30)
    發(fā)表于 12-27 16:15 ?22次下載

    基于FPGA設計DSP的實踐與改進

    基于FPGA設計DSP的實踐與改進 當設計的系統(tǒng)需要對數(shù)字信號進行處理時,常采用通用 DSP(Digital Signal Process)處理器,這樣的設計方案通用性好,且還有各種較為成熟的
    發(fā)表于 03-01 10:47 ?706次閱讀
    基于<b class='flag-5'>FPGA</b>設計DSP的<b class='flag-5'>實踐</b>與改進

    FPGA核心知識詳解(1):FPGA入門必備

    電子發(fā)燒友網(wǎng)核心提示 :對初級FPGA工程師而言,必須掌握FPGA相關基礎知識、精通硬件描述語言、熟練數(shù)字電路設計、加強工程項目的實踐。應廣大初級F
    發(fā)表于 11-09 13:55 ?8210次閱讀

    基于FPGA數(shù)字跑表的設計

    基于FPGA數(shù)字跑表的設計 VHDL語言
    發(fā)表于 10-30 10:39 ?25次下載

    基于FPGA數(shù)字信號處理

    基于FPGA數(shù)字信號處理,本文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn)
    發(fā)表于 10-30 10:39 ?34次下載

    數(shù)字信號處理的FPGA實現(xiàn)

    本書比較全面地闡述了fpga數(shù)字信號處理中的應用問題。本書共分8章,主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設計中常用軟件簡介、用
    發(fā)表于 12-23 11:07 ?46次下載

    FPGA技術與數(shù)字系統(tǒng)設計基礎

    視頻中對FPGA的設計基礎與數(shù)字系統(tǒng)設計基礎進行了講解,希望對FPGA新手有所幫助。
    發(fā)表于 05-05 17:54 ?8次下載

    基于FPGA數(shù)字時鐘設計

    基于FPGA數(shù)字時鐘設計,可實現(xiàn)鬧鐘的功能,可校時。
    發(fā)表于 06-23 17:15 ?70次下載

    華清遠見FPGA代碼-數(shù)字跑表

    FPGA學習資料教程——華清遠見FPGA代碼-數(shù)字跑表
    發(fā)表于 10-27 18:07 ?10次下載

    基于FPGA數(shù)字信號處理

    基于FPGA數(shù)字信號處理
    發(fā)表于 12-14 22:08 ?20次下載

    FPGA verilog相關設計實踐

    FPGA verilog 相關設計實踐
    發(fā)表于 09-06 11:19 ?33次下載

    FPGA CPLD數(shù)字電路設計經(jīng)驗分享.

    FPGA CPLD數(shù)字電路設計經(jīng)驗分享.(電源技術發(fā)展怎么樣)-FPGA CPLD數(shù)字電路設計經(jīng)驗分享? ? ? ? ? ? ? ? ? ??
    發(fā)表于 09-18 10:58 ?52次下載
    <b class='flag-5'>FPGA</b> CPLD<b class='flag-5'>數(shù)字</b>電路設計經(jīng)驗分享.

    fpga數(shù)字ic區(qū)別 fpga和plc區(qū)別

    fpga數(shù)字ic區(qū)別 FPGA(現(xiàn)場可編程邏輯門陣列)和數(shù)字IC(集成電路)在設計、功能、應用等方面存在顯著的區(qū)別。 FPGA
    的頭像 發(fā)表于 03-14 18:08 ?3365次閱讀
    ckplayer
    version:X3
    about

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品