- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線(xiàn),全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用,并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
-
FPGA
+關(guān)注
關(guān)注
1643文章
21954瀏覽量
613840 -
Xilinx
+關(guān)注
關(guān)注
73文章
2181瀏覽量
124295 -
時(shí)序
+關(guān)注
關(guān)注
5文章
397瀏覽量
37768
發(fā)布評(píng)論請(qǐng)先 登錄

4.2同步計(jì)數(shù)器74x163的實(shí)現(xiàn)-2#計(jì)數(shù)器
數(shù)字鐘設(shè)計(jì)。老師要求小時(shí)部分必須用一塊74ls163完成。
74LS163中文資料pdf
74HC163 pdf datasheet
74LS163A pdf datasheet
74ls161與74ls163有什么區(qū)別

評(píng)論