就嵌入式系統(tǒng)和SOC而言,汽車(chē)、大規(guī)模計(jì)算、IoT和5G通信等應(yīng)用使得多核異構(gòu)、多處理架構(gòu)的設(shè)計(jì)成為主流。在無(wú)人駕駛、AI和ML這些領(lǐng)域,多核異構(gòu)芯片正變得越來(lái)越普遍,而在數(shù)據(jù)中心這類(lèi)應(yīng)用場(chǎng)景中,有數(shù)千個(gè)處理器——隨著功能迭代,這個(gè)數(shù)量將達(dá)到百萬(wàn)兆級(jí)——在同時(shí)運(yùn)行,這些不同的處理器之間的交互對(duì)系統(tǒng)級(jí)行為產(chǎn)生的影響需要有效的跟蹤和調(diào)試。
此外,RSIC-V這樣的新型處理器架構(gòu)的興起也給SOC設(shè)計(jì)增加了一個(gè)前所未有的選項(xiàng),芯片系統(tǒng)復(fù)雜度的增加使得芯片設(shè)計(jì)的投入越來(lái)越高——一顆7nm芯片從設(shè)計(jì)到流片需要2億美金——因而保障它們被正確的設(shè)計(jì)和運(yùn)行最終得以變現(xiàn)的工具就愈發(fā)重要。
大規(guī)模系統(tǒng)設(shè)計(jì)要解決的問(wèn)題
SoC中多個(gè)硬件模塊、固件和軟件之間的復(fù)雜交互已經(jīng)使實(shí)時(shí)的全生命周期監(jiān)測(cè)成為SoC設(shè)計(jì)人員不可或缺的工具。設(shè)計(jì)方法的改變也正在使整個(gè)系統(tǒng)的監(jiān)測(cè)比以往任何時(shí)候都更有必要。靈活的軟件開(kāi)發(fā)和特殊編程實(shí)踐本質(zhì)上都需要實(shí)際系統(tǒng)的高細(xì)節(jié)可見(jiàn)性。同樣,系統(tǒng)硬件和軟件的構(gòu)建過(guò)程需要工程師清楚地了解其系統(tǒng)運(yùn)行時(shí)的行為。
“芯片設(shè)計(jì)人員總是希望能夠更快的進(jìn)行系統(tǒng)級(jí)芯片開(kāi)發(fā)和調(diào)試,系統(tǒng)設(shè)計(jì)則需要增強(qiáng)的連接能力,基于硬件的安全防護(hù)能力,功能安全性,現(xiàn)場(chǎng)性能和功耗優(yōu)化,”UltraSoC首席執(zhí)行官Rupert Baines說(shuō)?!芭cSynopsys這類(lèi)設(shè)計(jì)工具公司提供的產(chǎn)品不同,UltraSoC的產(chǎn)品是以IP的方式固化在用戶(hù)芯片中,這對(duì)于用戶(hù)而言,分析和調(diào)試不僅是研發(fā)期,而且延長(zhǎng)到了整個(gè)產(chǎn)品生命周期?!盪ltraSoC是一家為SoC設(shè)計(jì)提供內(nèi)部分析、追蹤與監(jiān)測(cè)IP的公司,這些IP將可擴(kuò)展的分析技術(shù)和通信架構(gòu)加入SoC中,包括開(kāi)發(fā)、分析和數(shù)據(jù)可視化的算法及工具,以及用于信息安全的分析技術(shù)。
開(kāi)發(fā)環(huán)境需要簡(jiǎn)化
UltraSoC去年10月推出了一個(gè)集成開(kāi)發(fā)環(huán)境工具——UltraDevelop 2 IDE。該工具集成了調(diào)試、運(yùn)行控制和性能調(diào)優(yōu)功能,可為硬件、固件和軟件的運(yùn)行提供集成化的視圖,以及高級(jí)異常檢測(cè)、可視化和數(shù)據(jù)科學(xué)等功能。
圖:UltraDevelop 2 IDE可為硬件、固件和軟件的運(yùn)行提供集成化的視圖界面
基于Percepio的Tracealyzer功能,UltraDevelop 2為工程師提供了硬件操作和高級(jí)軟件執(zhí)行的集成化可視性。對(duì)Imperas的多處理器調(diào)試器的集成,使UltraDevelop 2能夠支持多核、多線程平臺(tái),包括利用不同處理器架構(gòu)的內(nèi)核組合,支持開(kāi)發(fā)復(fù)雜的異構(gòu)系統(tǒng)——如上所言,這些系統(tǒng)正變得越來(lái)越普遍?!按蛟霼ltraDevelop 2的目的,是為了給SoC設(shè)計(jì)人員在選擇開(kāi)發(fā)平臺(tái)時(shí)提供功能和靈活性的最佳組合,并且有能力對(duì)20多種CPU架構(gòu)進(jìn)行實(shí)時(shí)運(yùn)行控制?!盉aines說(shuō),“開(kāi)發(fā)人員可以從UltraSoC現(xiàn)有的合作伙伴處獲得和部署第三方工具,并支持底層的UltraSoC硬件功能,或者他們可以選擇UltraSoC提供的預(yù)集成配置?!?/div>
圖:AI處理器的數(shù)據(jù)處理量達(dá)到3Gbit/S,要對(duì)延時(shí)和帶寬進(jìn)行分析,UltraDevelop 2通過(guò)自有數(shù)據(jù)庫(kù)比對(duì)過(guò)濾掉無(wú)效的數(shù)據(jù),提高分析效率
UltraDevelop 2的系統(tǒng)級(jí)整體開(kāi)發(fā)方法意味著開(kāi)發(fā)人員能夠在任何抽象級(jí)別上查看和分析軟件和硬件之間的交互。據(jù)悉,Microsemi不久前推出的PolarFire SoC架構(gòu)所強(qiáng)調(diào)的“廣泛的調(diào)試能力”正是受益于此,該架構(gòu)屬于其RISC-V Mi-V生態(tài)系統(tǒng)。
RISC-V的特殊需求
作為一個(gè)快速增長(zhǎng)的開(kāi)源處理器,RISC-V用戶(hù)的增長(zhǎng)迅速。據(jù)悉,目前UltraSoC的客戶(hù)中,已有一半來(lái)自RISC-V,包括Andes, Esperanto, Lauterbach, Microchip和SiFive。“Esperanto的高性能計(jì)算系統(tǒng)在同一顆芯片上放置了一千個(gè)RISC-V處理器和AI/ML加速器,Western Digital則承諾將其存儲(chǔ)處理器中的10億個(gè)核心轉(zhuǎn)換為RISC-V架構(gòu)(SweRV Core處理器),”Baines說(shuō)道。
和ARM等其他處理器已內(nèi)置自有的ETM(嵌入式跟蹤宏單元)不同,RISC-V沒(méi)有ETM,所以,該公司在2018年初推出了業(yè)界第一款也是唯一一款專(zhuān)為RISC-V設(shè)計(jì)的商用追蹤編碼器IP,對(duì)指令執(zhí)行和數(shù)據(jù)內(nèi)存訪問(wèn)進(jìn)行編碼,并輸出一種高度壓縮的追蹤格式,外部軟件可以隨后獲取此數(shù)據(jù)并使用它來(lái)重建程序執(zhí)行流程。其他通用功能則包括數(shù)據(jù)和指令追蹤、一系列計(jì)數(shù)器和定時(shí)器以及快速分析描繪工具。
硬件防護(hù)的安全性會(huì)更高
從安全的角度講,分析工具最好是獨(dú)立于主系統(tǒng),且是非侵入式的。“硬件防護(hù)分析速度更快,而且不會(huì)被惡意軟件發(fā)現(xiàn),”Baines說(shuō),“同時(shí),也要滿足結(jié)果實(shí)時(shí)可見(jiàn)并能夠運(yùn)行軟件進(jìn)行調(diào)整。UltraDevelop 2集成了諸如異常檢測(cè)和防止惡意入侵等硬件支持的安全性與安全防護(hù)特性?!?/div>
這一硬件防護(hù)功能是基于UltraSoC的裸金屬安全防護(hù)(Bare Metal Security,BMS)技術(shù),該技術(shù)提供“比操作系統(tǒng)更底層”的、基于硬件的安全防護(hù)級(jí)別,對(duì)于攻擊者,BMS極難被發(fā)現(xiàn)或被破壞。
除了越來(lái)越多的使用高級(jí)硬件和軟件與物理世界交互使得系統(tǒng)對(duì)安保要求越來(lái)越高,行業(yè)標(biāo)準(zhǔn)的激增也需要對(duì)SOC的內(nèi)部行為進(jìn)行高粒度的監(jiān)控,且不僅是開(kāi)發(fā)期間,還要能夠在部署后進(jìn)行分析調(diào)試。以汽車(chē)網(wǎng)絡(luò)安全標(biāo)準(zhǔn)SAE J3061為例,該標(biāo)準(zhǔn)要求在從開(kāi)發(fā)到現(xiàn)場(chǎng)使用的整個(gè)產(chǎn)品生命周期中監(jiān)測(cè)和控制安全保護(hù)功能,包括能夠去監(jiān)測(cè)事故和侵入系統(tǒng)的企圖并報(bào)告此類(lèi)事件。另外,類(lèi)似畫(huà)面凍結(jié)誤導(dǎo)系統(tǒng)判斷的情況也需要能夠提出預(yù)警或輔助處理系統(tǒng)進(jìn)行決策。這就要求分析工具可在已部署的產(chǎn)品里發(fā)現(xiàn)系統(tǒng)性和隨機(jī)性錯(cuò)誤,實(shí)現(xiàn)新級(jí)別的安全性和安全防護(hù)功能,并支持現(xiàn)場(chǎng)系統(tǒng)健康監(jiān)測(cè)和高級(jí)取證。
“UltraDevelop 2的基礎(chǔ)架構(gòu)也包括專(zhuān)門(mén)針對(duì)提高汽車(chē)安全性與安全防護(hù)能力而優(yōu)化的功能,”Baines說(shuō),“包括用于檢查冗余模塊之間一致性的鎖步監(jiān)測(cè)器?!彪m然大多數(shù)處理器都有鎖步功能,但在多處理架構(gòu)系統(tǒng)中,第三方鎖步功能會(huì)更客觀。
據(jù)悉,UltraSoC去年11月和一家專(zhuān)精于設(shè)計(jì)和驗(yàn)證高完整性關(guān)鍵系統(tǒng)技術(shù)的公司ResilTech達(dá)成一項(xiàng)合作計(jì)劃,旨在針對(duì)ISO26262標(biāo)準(zhǔn)進(jìn)一步提高汽車(chē)系統(tǒng)的功能安全合規(guī)性。
圖:鎖步功能監(jiān)測(cè)可防止處理器出現(xiàn)異步頻率的故障
周期精確追蹤的重要性
在實(shí)時(shí)和性能關(guān)鍵型(performance-critical)應(yīng)用中,周期精確追蹤正變得越來(lái)越重要,工程師需要將其硬件和軟件代碼的運(yùn)行優(yōu)化到單時(shí)鐘周期的水平,即被CPU、GPU、DSP或加速器所識(shí)別的最小時(shí)間單位。
UltraSoC不久前在其UltraDevelop 2 IDE中增加了周期精確的追蹤功能——RISC-V Trace Encoder追蹤編碼器,支持32位和64位RISC-V設(shè)計(jì)。該技術(shù)最初將作為UltraSoC用于RISC-V處理器追蹤解決方案的一部分提供。
Baines強(qiáng)調(diào),當(dāng)前處理器跟蹤解決方案只跟蹤程序流,如跳轉(zhuǎn)、分支、中斷等。但不能直接看到CPU在特定時(shí)刻所做的工作,周期精確跟蹤解決了這個(gè)問(wèn)題。
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
調(diào)試
+關(guān)注
關(guān)注
7文章
578瀏覽量
33946 -
跟蹤
+關(guān)注
關(guān)注
1文章
38瀏覽量
14305 -
UltraSoC
+關(guān)注
關(guān)注
0文章
40瀏覽量
18006 -
RSIC-V
+關(guān)注
關(guān)注
4文章
14瀏覽量
6537
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
人民郵電報(bào):“開(kāi)源”到底是什么?為啥熱度越來(lái)越高?
? ? ? 本文轉(zhuǎn)載自人民郵電報(bào) 這些年,“開(kāi)源”這個(gè)詞越來(lái)越火,開(kāi)源AI大模型、開(kāi)源數(shù)據(jù)庫(kù)、開(kāi)源框架、開(kāi)源硬件等新詞匯層出不窮。那么到底什么是“開(kāi)源”呢,是“開(kāi)源節(jié)流”中的“開(kāi)源”嗎? 非也,今天
代碼整潔之道-大師眼中的整潔代碼是什么樣
幾個(gè)月前寫(xiě)了一篇文章“如何寫(xiě)出難以維護(hù)的代碼”,從中能大概了解到不好維護(hù)的代碼是什么樣,有哪些壞味道,那肯定有人會(huì)反問(wèn),難以維護(hù)的代碼見(jiàn)的太多了,也知道長(zhǎng)什么樣,但是對(duì)于好維護(hù)的代碼是什么樣的比較
LM324調(diào)零調(diào)好后,改變輸入的時(shí)候,輸出的偏差越來(lái)越大,怎么解決?
調(diào)零調(diào)好后,改變輸入的時(shí)候,輸出的偏差越來(lái)越大,不知道如何調(diào)整,望大神指導(dǎo)!
發(fā)表于 08-28 06:51
AWG和BERT常見(jiàn)問(wèn)題解答
隨著信號(hào)的速率越來(lái)越高,調(diào)制格式越來(lái)越復(fù)雜,對(duì)測(cè)試儀器的性能要求也越來(lái)越高。是德科技也一直在推出業(yè)界領(lǐng)先的高帶寬、高采樣率的AWG和高性能的BERT。
FPGA能實(shí)現(xiàn)什么樣的算法?
FPGA功能如此強(qiáng)大,請(qǐng)問(wèn)用FPGA能實(shí)現(xiàn)或者比較適合實(shí)現(xiàn)什么樣的算法?
發(fā)表于 05-26 20:18
2024北京國(guó)際車(chē)展:黑芝麻智能展示了一套自研的開(kāi)發(fā)工具BST-DAL
伴隨高階自動(dòng)駕駛技術(shù)發(fā)展,智能汽車(chē)車(chē)載傳感器數(shù)量越來(lái)越多,自動(dòng)駕駛神經(jīng)網(wǎng)絡(luò)模型算法復(fù)雜度越來(lái)越高
千億美元打造一個(gè)系統(tǒng),成本越來(lái)越高的AI超算
電子發(fā)燒友網(wǎng)報(bào)道(文/周凱揚(yáng))從近年來(lái)新發(fā)布的超算機(jī)器和新的HPC AI性能榜單可以看出,AI算力已經(jīng)在超算中成了不可忽視的性能指標(biāo)之一,但也為廠商帶來(lái)了更大的成本挑戰(zhàn)。比如微軟近期就爆出和OpenAI合作,打造一個(gè)千億美元級(jí)別的超算系統(tǒng)。 ? 千億美元打造 AI 超算 ? 根據(jù)外媒報(bào)道,此次打造的千億美元超算系統(tǒng)名為Stargate,星門(mén)。這一超算系統(tǒng)僅僅只是微軟和OpenAI一系列數(shù)據(jù)中心合作項(xiàng)目之一,但造價(jià)已經(jīng)高到離譜了。從規(guī)模上看,這個(gè)超算
cs1237兩個(gè)差分線,正極端電壓大于負(fù)極端,兩者相差越大,讀出來(lái)的數(shù)據(jù)越來(lái)越小
嘗試加上補(bǔ)碼轉(zhuǎn)原碼也是一樣,壓差越來(lái)越大,數(shù)值越來(lái)越小,正常不應(yīng)該是越來(lái)越大嗎?
發(fā)表于 03-30 10:52
請(qǐng)問(wèn)ESD保護(hù)設(shè)計(jì)中的傳輸線脈沖TLP該怎么測(cè)呢?
隨著電子器件在汽車(chē)和其他產(chǎn)品上的應(yīng)用越來(lái)越廣泛(智能化),芯片的集成度也越來(lái)越高、體形也越來(lái)越小、研發(fā)的難度也越來(lái)越高,這些器件通常具有線間
我們?cè)撊绾螒?yīng)對(duì)SOC中越來(lái)越龐大和復(fù)雜的SDC約束?
SOC設(shè)計(jì)變得越來(lái)越復(fù)雜,成本越來(lái)越高,設(shè)計(jì)和驗(yàn)證也越來(lái)越困難。
IC datasheet為什么越來(lái)越薄了?
剛畢業(yè)的時(shí)候IC spec動(dòng)則三四百頁(yè)甚至一千頁(yè),這種設(shè)置和使用方法很詳盡,但是這幾年IC datasheet為什么越來(lái)越薄了,還分成了IC功能介紹、code設(shè)置、工廠量產(chǎn)等等規(guī)格書(shū),很多東西都藏著掖著,想了解個(gè)IC什么東西都要發(fā)郵件給供應(yīng)商,大家有知道這事為什么的嗎?
發(fā)表于 03-06 13:55
為何開(kāi)關(guān)頻率要大于30kHz,且有越來(lái)越高的趨勢(shì)?
為何開(kāi)關(guān)頻率要大于30kHz,且有越來(lái)越高的趨勢(shì)?開(kāi)關(guān)頻率大小的限制因素是什么? 開(kāi)關(guān)頻率的大小是指開(kāi)關(guān)電路每秒鐘進(jìn)行開(kāi)關(guān)操作的次數(shù)。在電力電子設(shè)備中,開(kāi)關(guān)頻率主要用于調(diào)節(jié)電路的響應(yīng)速度和功率傳輸
什么樣的負(fù)載電容可以起振?又需要匹配多大的電容值才能快速響應(yīng)起振呢?
什么樣的負(fù)載電容是可以起振?又需要匹配多大的電容值才能快速響應(yīng)起振呢? 負(fù)載電容是指連接在振蕩電路輸出端的電容元件。振蕩電路中的負(fù)載電容起著重要的作用,它不僅決定了振蕩的頻率,還影響了振蕩電路
絕對(duì)值編碼器用于定位,單方向旋轉(zhuǎn),位置偏差越來(lái)越大是什么原因?
絕對(duì)值編碼器用于定位,單方向旋轉(zhuǎn),位置偏差越來(lái)越大。
編碼器用來(lái)定位,定位是循環(huán)的,不同值對(duì)應(yīng)不同位置例:1-2-3-4-1
不同位置錄入不同編碼器數(shù)值。剛才是運(yùn)轉(zhuǎn)幾圈,位置比較準(zhǔn)確,
當(dāng)單方向運(yùn)轉(zhuǎn)好多圈之后,位置偏移越來(lái)越大,求大家?guī)兔Ψ治鱿聠?wèn)題所在?。。?!
發(fā)表于 01-09 11:50
評(píng)論