原理圖PCB設(shè)計時認(rèn)真看官網(wǎng)Checklist

做項目過程中，器件選型確定后開始原理圖PCB設(shè)計，這其中就包括FPGA的原理圖PCB設(shè)計，而最終制版會錯大多是因為原理圖設(shè)計時的低級失誤造成（之前就有項目遇到過FALSH配置專用引腳隨意分配導(dǎo)致無法正常從FLASH中加載程序），特別是剛開始接觸一個新的FPGA平臺時，第一次打板常會出現(xiàn)一些問題（飛線、配置失敗等），多人仔細(xì)檢查會大概率一次打板成功。

一般我們在官網(wǎng)可以下載對應(yīng)的數(shù)據(jù)手冊，然后根據(jù)數(shù)據(jù)手冊設(shè)計檢查原理圖PCB：電源、配置、LVDS等，設(shè)計完成后自己和同事檢查錯誤，一不小心就會出錯，而且大多是低級錯誤和失誤。

其實，可以通過FPGA官網(wǎng)都對應(yīng)的Checklist來設(shè)計及檢查，這樣可以大大減少錯誤和失誤，Xilinx有類似XPE（FPGA（Altera/Xilinx/Actel）如何估算分析功耗）的EXCEL形式的Checklist，下面舉例Xilinx 7series FPGAs的Checklist操作：

Step1：點擊新建一個Checklist

Step2：輸入對應(yīng)的FPGA型號等參數(shù)，輸入完成后就可Check電源部分

Step3：Check配置部分

Step4：Check XADC模擬部分

Step5：Check MGT高速接口部分

Step6：Check 其它部分，包括時鐘、MIG等

注意：1. 原理圖PCB設(shè)計完成后需要再仔細(xì)Checklist下，因為PCB設(shè)計時經(jīng)常由于布線等原因可能會重新隨意分配了專用引腳（配置引腳、JTAG、時鐘、差分對等）；2. 原理圖有checklist，其它設(shè)計也會有，多去官網(wǎng)看看。