設(shè)計(jì)2層板，你需要記住如下7個(gè)設(shè)計(jì)規(guī)則

本文的作者為大名鼎鼎的高速數(shù)字信號(hào)完整性專家Eric Bogatin，他是Signal Integrity Journal的技術(shù)編輯和Teledyne LeCroy信號(hào)完整性學(xué)院的院長(zhǎng)，他還是美國(guó)科羅拉多大學(xué)博爾德分校ECEE部門的兼職教授 。

下面是翻譯自“Signal Integrity Journal“的一篇文章。

如果用面包板/杜邦線連接就能夠讓你的電路正常工作，那么用電路板來實(shí)現(xiàn)就不用考慮太多，只需要做到盡可能低的成本、方便生產(chǎn)和測(cè)試即可。但如果性能很重要，用面包板的簡(jiǎn)單互連無法滿足要求，或者你想養(yǎng)成良好的設(shè)計(jì)習(xí)慣，即便設(shè)計(jì)2層板，你也需要記住如下7個(gè)設(shè)計(jì)規(guī)則。

多數(shù)的2層電路板很難達(dá)到非常高的性能。一般來講，僅用2層電路板是很難對(duì)BGA封裝的器件（例如FPGA或高端微處理器）進(jìn)行布線的。所以我們不談高端主板，但很多的消費(fèi)類產(chǎn)品，比如微控制器和物聯(lián)網(wǎng)應(yīng)用都是采用2層板構(gòu)建的。

Ericr認(rèn)為，即便市場(chǎng)上廣被使用，歷史悠久的2層板 -Arduino Uno板（見下面的圖1）在本文強(qiáng)調(diào)的7個(gè)好習(xí)慣方面都做的不夠，存在著很大的改進(jìn)空間。

我們?cè)噲D避免的兩個(gè)問題：

PCB設(shè)計(jì)中的原理圖只是標(biāo)識(shí)了設(shè)計(jì)中使用的元器件以及它們之間的連接方式，并沒有說明設(shè)計(jì)的信號(hào)或電源完整性性能，也就是說原理圖中沒有考慮實(shí)際的連線導(dǎo)致的一系列非理想的問題。

一旦在PCB上通過走線、過孔等對(duì)電信號(hào)建立了連接，實(shí)際達(dá)到的產(chǎn)品性能只會(huì)偏離理想值，會(huì)產(chǎn)生惡化，有可能會(huì)出現(xiàn)許多信號(hào)和電源完整性方面的問題，但兩個(gè)最常見且影響最大的問題就是：

由信號(hào)和返回路徑環(huán)路之間的互感（地彈）導(dǎo)致的交調(diào)/串?dāng)_（Crosstalk）

由于瞬態(tài)電流比較大的擺動(dòng)導(dǎo)致的供電電源上的開關(guān)噪聲

圖2為Arduino Uno板上測(cè)得的由于多個(gè)數(shù)字輸出同時(shí)“開”/“關(guān)”導(dǎo)致的接地反彈。

電路板的物理設(shè)計(jì)（包括布局、布線）目標(biāo)就是遵循一些設(shè)計(jì)規(guī)則來盡可能減少這兩個(gè)問題。你前期做的分析越多，風(fēng)險(xiǎn)也就會(huì)越低，你的設(shè)計(jì)第一次成功的概率也就越高。如果不做詳細(xì)的分析（建議每個(gè)硬件工程師都養(yǎng)成詳盡分析的習(xí)慣），我們只能遵循一些通用的設(shè)計(jì)規(guī)則，以降低這些問題給產(chǎn)品帶來的風(fēng)險(xiǎn)。

我們可以養(yǎng)成如下7種好習(xí)慣，這些習(xí)慣雖然不能保證成功，但一定會(huì)降低失敗的風(fēng)險(xiǎn)。

習(xí)慣1：使用6mil寬的信號(hào)走線、20mil寬的電源走線和13mil的過孔直徑

你要以最低的成本去打板（尤其是快板），這就是國(guó)內(nèi)PCB板廠要求的最小設(shè)計(jì)規(guī)則，在設(shè)計(jì)中按照上面的參數(shù)設(shè)定布線規(guī)則，可以在任何一家工廠生產(chǎn)你的電路板了，低于這些參數(shù)就會(huì)有風(fēng)險(xiǎn)，高于這些參數(shù)可能會(huì)導(dǎo)致布線困難。

工程師總喜歡用盡可能細(xì)的走線來設(shè)計(jì)較高密度的電路并且不增加成本。你也許認(rèn)為6mil的走線太細(xì)了，但它可以承載1A的直流電流而不會(huì)導(dǎo)致明顯的溫升。在1盎司的銅中每英寸的電阻為80毫歐姆，大多數(shù)應(yīng)用中，即便1歐姆的串聯(lián)電阻（相當(dāng)于12英寸的走線長(zhǎng)度）是不會(huì)影響到系統(tǒng)的性能的，因此對(duì)于低于1GHz的信號(hào)，可以不用考慮這方面的損耗。

使用標(biāo)準(zhǔn)62mil厚的雙層板的6mil線寬，其特征阻抗約為150歐姆。如果上升時(shí)間足夠短或連線長(zhǎng)度足夠長(zhǎng)必須需要端接，只要走線還在板子上，對(duì)于150歐姆走線的端接和50歐姆走線的端接是一樣容易的，并且功耗還會(huì)更小。

1盎司銅線中的20mil寬的走線可以承載3A的直流電流且不會(huì)導(dǎo)致明顯的溫升。其串聯(lián)電阻約為25毫歐/英寸， 4英寸長(zhǎng)的電源走線僅具有0.1歐姆的串聯(lián)電阻，完全可以忽略。如果需要承載超過3A的電源走線，可以將線寬增加到100mil，能夠支持到10A的DC電流。

在Eric的一個(gè)實(shí)驗(yàn)中，測(cè)試了在電路板上炸掉PCB上的走線所需的電流量，使用了如圖3所示的電路板。

習(xí)慣2：元器件、重要的信號(hào)線、電源走線放在頂層（Top layer），地回路放在底層（Bottom layer）。

這樣調(diào)試的時(shí)候比較容易跟蹤信號(hào)路徑，一目了然，可以通過線寬來判斷哪些是信號(hào)線、哪些是電源線。如果信號(hào)走線下面有連續(xù)的返回路徑，即便返回路徑比較長(zhǎng)，也不會(huì)影響到板子的性能。最簡(jiǎn)單的方法是在電路板的底層使用堅(jiān)固的“地平面”。

習(xí)慣3：元器件要合理布局以便信號(hào)走線不要擁擠，且信號(hào)走線間盡可能分開。

在元器件已經(jīng)布局的情況下，信號(hào)走線要盡可能分開以減少線間串?dāng)_。走線具有相當(dāng)高的特征阻抗，由于它們遠(yuǎn)離返回平面，它們之間會(huì)有一些串?dāng)_，臨近的信號(hào)距離越近，串?dāng)_越嚴(yán)重。在保持最近間距的情況下，近端串?dāng)_可高達(dá)25％。將走線盡可能分開能減少近端串?dāng)_。

習(xí)慣4：當(dāng)您需要在底層（Bottom layer）鋪設(shè)“交叉下方”時(shí)，要盡可能短；如果不能縮短，就要在上面添加一條帶子。

為獲得最佳的性能，需要為每條信號(hào)線提供一個(gè)低阻抗的返回路徑，以降低相鄰信號(hào)返回路徑對(duì)之間的互感。如果需要在地平面中走信號(hào)線，那就必須在其周圍設(shè)置隔離間隙。在該間隙上方布線的信號(hào)走線將在返回路徑中出現(xiàn)間隙并且與跨越間隙的其它信號(hào)產(chǎn)生串?dāng)_。

最小化這個(gè)問題的方法就是要讓這個(gè)間隙盡可能短，這樣返回電流只需要繞行很短的路徑。當(dāng)這個(gè)間隙不得不比較長(zhǎng)時(shí)，就需要添加一個(gè)跳過頂層間隙的返回路徑。圖4顯示了2個(gè)“交叉下方”的間隙示例，其中返回帶在頂層布線。

習(xí)慣5：將去耦電容盡可能靠近IC的電源引腳，并盡可能降低環(huán)路電感

在最小的空間中使用最大尺寸的電容器，其耐壓至少是供電電壓的2倍。比較常用的是22uF的MLCC電容。電容的大小取決于去耦的元件的電流消耗。經(jīng)驗(yàn)值 -22uF能夠應(yīng)付22mA的瞬態(tài)電流，這時(shí)電壓降很低。

電容的容量不是太重要，而更重要的是IC的電源和接地引腳與去耦電容之間的環(huán)路電感要盡可能的低，這通常意味著電容器要盡可能靠近IC引腳，并在電源和gnd路徑上使用短而寬的走線。一個(gè)例子如圖5所示。

習(xí)慣6：在所有的連接器上，要盡可能為每個(gè)數(shù)字信號(hào)分配一個(gè)返回回路。

導(dǎo)致地彈或開關(guān)噪聲的一個(gè)因素是多個(gè)信號(hào)線共享相同的返回引腳。在許多連接器中，可能多個(gè)信號(hào)線進(jìn)行開關(guān)切換的時(shí)候只有1或2個(gè)返回引腳，這樣極容易導(dǎo)致地彈。Arduino板子的插頭引腳就存在這個(gè)問題 - 只有1個(gè)接地引腳，而卻有13個(gè)數(shù)字I/O進(jìn)行開關(guān)切換。

習(xí)慣7：不要盲從兩個(gè)流行的設(shè)計(jì)規(guī)則：

不要對(duì)每個(gè)電源引腳都使用三個(gè)不同值（10uF、1uF、0.1 uf）的組合。因?yàn)檫@樣做不解決任何問題，相反，如果不仔細(xì)可能會(huì)帶來其它問題。如果空間允許，可以全部使用22uF的電容，并在布線的時(shí)候保證低回路電感。

切勿使用銅填充。它沒有解決問題，有時(shí)會(huì)產(chǎn)生其他問題。電源線不要使用銅填充， 而是用走線來做。這樣你可以跟蹤電源路徑以驗(yàn)證連接和調(diào)試。從IC到去耦電容，保持低回路電感非常重要。即便10A的直流電流，也只需要100mil寬的走線。

如果是“地平面”填充，可以使用底層（bottom layer）用作地平面并仔細(xì)處理返回路徑。在頂層（top layer）不要用銅填充來接地。這樣很容易導(dǎo)致返回路徑不連續(xù)而且不易察覺。

不要認(rèn)為添加了連接到地的銅填充就會(huì)減少串?dāng)_。如果已經(jīng)有連續(xù)的、不重疊的返回路徑，即便是沒有任何填充，串?dāng)_也會(huì)很低。如果你能夠在信號(hào)走線之間有空間進(jìn)行銅填充，則說明走線之間的間距已經(jīng)足夠大到串?dāng)_可以小到忽略不計(jì)。除非你能正確處理填充，否則它通常會(huì)增加串?dāng)_，而不是減少它。

總結(jié)：

遵循這些設(shè)計(jì)要領(lǐng)并不能保證產(chǎn)品的成功，它們將會(huì)降低由于串?dāng)_或電源上的噪聲導(dǎo)致產(chǎn)品發(fā)生故障的風(fēng)險(xiǎn)。

作者Eric讓自己的學(xué)生嘗試著對(duì)Arduino Uno板子的設(shè)計(jì)根據(jù)上述的規(guī)則做進(jìn)一步的改進(jìn)，下圖就是改進(jìn)后的PCB板圖：

你會(huì)注意到這個(gè)新的設(shè)計(jì)包含了上述的所有的7個(gè)要點(diǎn)：

信號(hào)寬6mil，電源走線的線寬為20mil，信號(hào)過孔為13mil；

紅色的第1層是元器件、信號(hào)和電源線。藍(lán)色的底層為堅(jiān)實(shí)的地平面；

信號(hào)走線盡可能地分開；

在交叉下方布置在地平面中的情況下，間隙保持較短，當(dāng)它們較長(zhǎng)時(shí)，使用了返回帶；

去耦電容靠近電源引腳，具有低電感的電源和地的環(huán)路；

在插頭引腳中，額外的一排接地連接被添加到數(shù)字引腳的外部。使用Arduino插頭引腳的標(biāo)準(zhǔn)尺寸，但增加了外排引腳；

任何層上都沒有使用銅填充，只用了一個(gè)值的去耦電容。

除了降低信號(hào)和電源完整性問題風(fēng)險(xiǎn)的最佳設(shè)計(jì)實(shí)踐外，該板還增加了4個(gè)其它重要的提升設(shè)計(jì)的動(dòng)作：

多個(gè)LED指示燈能夠顯示每路電源的供電狀態(tài)和一些數(shù)字功能；

添加了用以隔離的跳線，可以隔離某些電路的電源，方便調(diào)試；

針對(duì)一些重要的信號(hào)添加了測(cè)試點(diǎn)及相應(yīng)的回路，方便使用具有彈簧尖端或同軸尖端的10x探針；

更直觀的絲印信息，方便板子的安裝、測(cè)試。

在設(shè)計(jì)中養(yǎng)成這些好的設(shè)計(jì)習(xí)慣，有助于降低設(shè)計(jì)風(fēng)險(xiǎn)、增加板子一次就能成功的概率。