“深化大數(shù)據(jù)、人工智能等研發(fā)應(yīng)用,培育新一代信息技術(shù)、高端裝備、生物醫(yī)藥、新能源汽車、新材料等新興產(chǎn)業(yè)集群,壯大數(shù)字經(jīng)濟?!保按蛟?a href="http://wenjunhu.com/v/" target="_blank">工業(yè)互聯(lián)網(wǎng)平臺,拓展“智能+”,為制造業(yè)轉(zhuǎn)型升級賦能?!薄瓌傞]幕不久的中國兩會上,人工智能(AI)連續(xù)第三年被寫入政府工作報告中,并首次將人工智能衍生為“智能+”的概念。作為國家戰(zhàn)略的人工智能將加速與產(chǎn)業(yè)融合,為經(jīng)濟結(jié)構(gòu)優(yōu)化升級發(fā)揮重要作用。
在近日舉辦的第八屆EEVIA年度中國ICT媒體論壇暨2019產(chǎn)業(yè)和技術(shù)展望研討會上,人工智能也是其中的一個重要主題。自適應(yīng)和智能計算的全球領(lǐng)先企業(yè)賽靈思公司人工智能市場總監(jiān)劉競秀在“FPGA — 人工智能計算的加速引擎”的主題演講中開場就對“智能+”概念作出了通俗的詮釋:“AI的本質(zhì)就是高性能計算,就像電力一樣是一項通用能力,是能對所有行業(yè)進行產(chǎn)業(yè)升級以及產(chǎn)品迭代起促進作用的存在。”
劉競秀:AI的本質(zhì)就是算力,是像電力一樣的一項通用能力
破解兩把“剪刀差”的掣肘,關(guān)鍵“方法論”是FPGA
對人工智能落地速度的表現(xiàn)劉競秀似乎并不滿意,他認為當(dāng)前頂多應(yīng)該算是“智能服務(wù)”的時代,而不是真正人工智能的時代。他將當(dāng)前的語音人機對話、智能視頻應(yīng)用等落地項目認為是比較初期的智能應(yīng)用,“例如,人機對話可以用于最基本的生活服務(wù),但很難真正對話超過20句,后面基本上是尬聊?!迸c產(chǎn)業(yè)和媒體關(guān)注熱度相比,人工智能這幾年真正落地的速度有點慢,劉競秀給出了兩個剪刀差阻礙發(fā)展的關(guān)鍵判斷。
首先是海量的數(shù)據(jù)和計算芯片所能夠提供的處理能力之間的“剪刀差”,主要表現(xiàn)在受限于摩爾定律,傳統(tǒng)芯片算力的進步已經(jīng)遠遠跟不上爆炸性增長的數(shù)據(jù)對算力的需求;其次是芯片開發(fā)的長周期和快速迭代的市場和技術(shù)發(fā)展之間的“剪刀差”,傳統(tǒng)芯片開發(fā)的完整的流程通常長達18~24個月,然而當(dāng)前的AI項目經(jīng)常需要幾個月就提出解決方案,從而搶占市場。按照過去的芯片漫長的研發(fā)流片流程,當(dāng)芯片出貨時市場需求可能已經(jīng)發(fā)生了根本的改變。
異構(gòu)架構(gòu)是普適智能時代加速新工作負載的趨勢
另外一個不爭的事實是,目前AI芯片已經(jīng)發(fā)展到需要采用28納米甚至16納米制造工藝,倘若AI算力的需求全靠工藝的迭代,所需的資金投入和風(fēng)險都是一般中小企業(yè)或創(chuàng)新創(chuàng)業(yè)企業(yè)難以承受的,而且鑒于時間窗口問題,幾乎沒有企業(yè)愿意或有實力在這塊市場進行嘗試?!耙虼司邆淇?a href="http://wenjunhu.com/v/tag/1315/" target="_blank">編程性且靈活多變的FPGA便成了最好的選擇。人工智能創(chuàng)新企業(yè)可以將其核心研發(fā)資源聚焦在特定領(lǐng)域(算法和框架方面)和應(yīng)用上,從這些層面來創(chuàng)造更多的價值。”劉競秀指出。
常見的AI落地應(yīng)用場景
ACAP讓AI“飛起來”,首個自適應(yīng)計算平臺再加速
在賽靈思發(fā)明FPGA以來的35年中,這種可編程邏輯器件憑借性能、上市時間、成本、穩(wěn)定性和長期維護方面的優(yōu)勢,在通信、醫(yī)療、工控和安防等領(lǐng)域均擁有了無法取代的一席之地。然而,也是需要和傳統(tǒng)處理器“分庭抗禮”的一席之地。但最近幾年,由于云計算、高性能計算和人工智能的興起,擁有先天優(yōu)勢的FPGA有望開始“獨領(lǐng)風(fēng)騷”的時代。
按賽靈思財報顯示的數(shù)據(jù),F(xiàn)PGA在人工智能領(lǐng)域強大的優(yōu)勢和發(fā)展前景,以及賽靈思為此歷經(jīng)數(shù)年推動的公司轉(zhuǎn)型, 讓賽靈思在過去三年內(nèi)股價增長近三倍。從單純的FPGA到集成DSP、內(nèi)存,到28nm集成Arm以及RFSoC的推出,賽靈思一直都是在用創(chuàng)新技術(shù)驅(qū)動應(yīng)用創(chuàng)新,顯然賽靈思的前瞻性戰(zhàn)略布局并不會滿足于收割在人工智能時代FPGA的優(yōu)勢“老本”,特別是總裁兼CEO Victor Peng上任以來更是在人工智能領(lǐng)域動作頻頻,以數(shù)據(jù)中心優(yōu)先、加速主流市場的增長和驅(qū)動靈活應(yīng)變的計算三大戰(zhàn)略更加清晰化市場布局,其ACAP(自適應(yīng)計算加速平臺)的全新品類的推出為擴大人工智能產(chǎn)業(yè)優(yōu)勢奠定了關(guān)鍵伏筆。
作為高度集成的多核異構(gòu)計算平臺,ACAP被媒體稱為賽靈思面向下一點計算“蝶變”的利器,是賽靈思器件家族的新物種。為打造ACAP,賽靈思投入上千工程師,歷經(jīng)五年研發(fā),投資逾10億美元。其核心是新一代FPGA架構(gòu),能根據(jù)各種應(yīng)用與工作負載的需求從硬件層對其進行靈活修改。ACAP的靈活應(yīng)變能力可在工作過程中進行動態(tài)調(diào)節(jié),它的功能將遠超F(xiàn)PGA的極限。在本次論壇上,劉競秀也對ACAP第一款產(chǎn)品Versal做了闡釋:“顧名思義,Versal等于various(各種不同的、各種各樣的)+ Universal (通用的,萬能的) , 可以支持所有的開發(fā)者的各種應(yīng)用。這是一款完全支持軟件編程的異構(gòu)計算平臺,可將標(biāo)量引擎、自適應(yīng)引擎和智能引擎相結(jié)合,實現(xiàn)顯著的性能提升,其速度超過當(dāng)前最高速的 FPGA 20 倍、比當(dāng)今最快的 CPU 實現(xiàn)快 100 倍?!?/p>
Versal ACAP自適應(yīng)計算加速平臺
Versal系列產(chǎn)品均基于臺積電最新的7nm FinFET工藝,是第一個將軟件可編程性與特定領(lǐng)域硬件加速和靈活應(yīng)變能力完美結(jié)合的平臺。該平***特的架構(gòu)針對云端、網(wǎng)絡(luò)、無線通信乃至邊緣計算和端計算等不同市場的眾多應(yīng)用,提供了獨特的可擴展性和AI推斷功能,將為所有開發(fā)者開發(fā)新應(yīng)用開啟一個最新且最快速的創(chuàng)新時代。賽靈思已經(jīng)發(fā)布了Versal基礎(chǔ)系列和Versal AI核心系列,Versal旗艦系列、AI Edge以及Versal HBM系列將在未來陸續(xù)發(fā)布。
從硬件平臺到算法模型,完整工具鏈讓AI輕松落地
人工智能的爆熱與龐大的市場前景為全球半導(dǎo)體市場注入了“興奮劑”,也為幾乎所有的半導(dǎo)體公司所覬覦。目前,市場上已不斷有各種新的處理器產(chǎn)品方案發(fā)布。“把芯片本身做出來不難,但如果沒有足夠高性能的軟件、生態(tài)環(huán)境、工具鏈以及各種參考應(yīng)用,應(yīng)用落地將需要花費更長的時間?!眲⒏傂惚硎?。對于賽靈思,豐富的FPGA傳統(tǒng)芯片組合以及創(chuàng)新的ACAP平臺為AI落地提供了眾多選擇?!皩τ诳蛻鬉I開發(fā)而言,傳統(tǒng)的解決方案提供的支持還遠遠不夠,賽靈思為客戶提供了更多的不同層次的支持,除了底層硬件、各種IP以及軟件,還提供了應(yīng)用層各種神經(jīng)網(wǎng)絡(luò)模型?!眲⒏傂阒赋?。賽靈思公司擁有非常豐富的神經(jīng)網(wǎng)絡(luò)模型庫。據(jù)悉,僅視覺相關(guān)的神經(jīng)網(wǎng)絡(luò)模型就超過70種。隨著在AI市場的快速崛起,賽靈思正在從傳統(tǒng)的芯片提供商向平臺方案提供商轉(zhuǎn)變。
賽靈思在人工智能/邊緣/嵌入式和云端/數(shù)據(jù)中心總體解決方案
據(jù)劉競秀透露,在收購深鑒科技后,深鑒科技上百人的研發(fā)團隊繼續(xù)專注在賽靈思DNNDK(深度神經(jīng)網(wǎng)絡(luò)開發(fā)套件)的研發(fā)上。DNNDK面向AI異構(gòu)計算平臺深度學(xué)習(xí)處理器DPU (深度學(xué)習(xí)處理器單元),可支持神經(jīng)網(wǎng)絡(luò)推理階段模型壓縮、編譯優(yōu)化和高效運行時支持的不同功能需求,為DPU平臺各種深度學(xué)習(xí)應(yīng)用開發(fā)和部署提供一套高效全棧式解決方案,實現(xiàn)從深度學(xué)習(xí)算法到DPU硬件平臺的高效映射,為DPU從移動端到數(shù)據(jù)中心端各類應(yīng)用提供統(tǒng)一的開發(fā)工具包和編程接口。
DNNDK在極大降低DPU平臺深度學(xué)習(xí)應(yīng)用開發(fā)門檻和部署難度的同時,還能夠顯著加速AI產(chǎn)品從開發(fā)到面市的進程?!百愳`思在方案底層定義了高效的指令集和IP,結(jié)合成套的工具和SDK為客戶提供的接口,客戶甚至不需要寫任何一行代碼,只需要把我們IP資源調(diào)用起來,就可以支持不同行業(yè)不同場景的應(yīng)用?!眲⒏傂惚硎尽Y愳`思通過打造通用的處理器平臺和完善的工具集,努力為客戶提供卓越的高效率開發(fā)體驗。
賽靈思邊緣計算人工智能解決方案
人工智能在具體應(yīng)用場景的落地是一個復(fù)雜的開發(fā)過程。據(jù)悉,傳統(tǒng)處理器開發(fā)周期可以達到三至六個月,甚至一年都是常見的?!坝梦覀儸F(xiàn)有的方案,最快幾個小時就可以把新的網(wǎng)絡(luò)部署在硬件上,快速地將系統(tǒng)運行起來?!眲⒏傂銖娬{(diào)。速度對當(dāng)前的人工智能創(chuàng)業(yè)公司和合作伙伴而言是最重要的考慮要素之一,通過快速實現(xiàn)原型機,從而盡早去實現(xiàn)真正的場景性能、功能迭代和數(shù)據(jù)收集,才能將產(chǎn)品比別人更快地推向市場。
賽靈思人工智能視頻分析模型庫
-
計算
+關(guān)注
關(guān)注
2文章
450瀏覽量
38800 -
人工智能
+關(guān)注
關(guān)注
1791文章
47274瀏覽量
238466
原文標(biāo)題:如何破解兩把“剪刀差”加速AI落地?Xilinx給出了答案
文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論