每個板子全新的設(shè)計都要控制在最多3次打板就徹底搞定

2005年到一個研究生同學(xué)的公司去參觀，得知他們公司的一款產(chǎn)品已經(jīng)做了兩年依然還沒有定型，讓我感覺比較奇葩的是 - 公司7、8個硬件工程師，幾乎每個人的桌子下面一個框子，筐子里丟的都是各個版本的板子，每個板子上都已經(jīng)被折騰得亂七八糟，各種飛線以及切割的痕跡。

我同學(xué)是這個公司的老板，但他自己不懂硬件設(shè)計，因此他的硬件總監(jiān)跟他說什么他也只能接受。他說這個產(chǎn)品前后已經(jīng)打了十來次板子了，每次拿回來調(diào)試發(fā)現(xiàn)了問題就要改板后再重新打板，只是每次回來會發(fā)現(xiàn)新的問題，感覺問題總是沒完沒了。

后來接觸了很多其他的公司，遇到的情況雖然沒有我這個同學(xué)的這么極端，但一個新的設(shè)計經(jīng)過5、6次打板才能實(shí)現(xiàn)當(dāng)初的設(shè)計目標(biāo)并板子上沒有飛線這種情況是非常常見的。

這其實(shí)反映了很多企業(yè)技術(shù)負(fù)責(zé)人和硬件工程師存在的問題：

缺乏時間最寶貴的觀念，在沒有找清楚所有問題的情況下就僥幸再打一板，大概率是沒有徹底暴露并解決所有的問題；

設(shè)計流程不規(guī)范，甚至沒有規(guī)范，有了規(guī)范也不遵守；

當(dāng)然還有的是項目負(fù)責(zé)人的技術(shù)能力不夠，缺乏準(zhǔn)確定位、解決問題的能力和方法。

導(dǎo)致的結(jié)果不只是一次次打板付出的成本，最嚴(yán)重的是由于每次打板、調(diào)試的時間周期（1個月的時間都算短的）導(dǎo)致的巨大浪費(fèi)以及項目風(fēng)險。

2001年 - 2003年期間，我在美國一家通信芯片公司負(fù)責(zé)硬件設(shè)計，前后設(shè)計了10多種新的板子，其中幾款復(fù)雜的板子的一次加工費(fèi)+元器件焊接費(fèi)用要超過1萬美元，公司其他項目組以及客戶都等著這些板子的出爐使用，多打一板的周期就是1-2個月以上，可以想象如果多打一次板帶來的整體損失是巨大的。

因此我的每個板子，即便是全新的設(shè)計都要控制在最多3次打板就徹底搞定、可以發(fā)貨，有5、6個項目都是2板就完成。分享一下我個人對這3板的體會：

典型設(shè)計流程

先回顧一下一個典型設(shè)計的簡單流程，如上圖。為避免PCB設(shè)計過程中的不確定性以及后期不必要的修改，我們的方案確定過程要非常慎重 - 要基于各種信息，召集跟項目相關(guān)的各方團(tuán)隊充分討論，確定實(shí)施的方案，并根據(jù)方案確定電路的各個器件，也就是器件選型：

核心的器件一旦確定在項目中就不要再更換；

對于一些非核心的從來沒有用過的器件，如果存在一些不確定性，可以在電路設(shè)計的第一板留出足夠的選項，這樣在拿到第一個版本的板子的時候通過調(diào)試、性能測試，確定最佳的設(shè)置再去簡化電路；

對于FPGA、存儲器等暫時還無法確定其使用資源的情況下，不妨選用資源充足、不同資源管腳兼容的型號，這樣在調(diào)試完成以后可以根據(jù)實(shí)際的情況最后安裝性價比最合適的器件。

第1板：

這是第一次根據(jù)項目需求設(shè)計的電路，允許有各種飛線、各種切割等，做成多丑都沒有關(guān)系，事實(shí)上也應(yīng)該是如此，要窮盡各種可能性，以將方案設(shè)計中的不確定性變成確定性，因此要做好這種心理準(zhǔn)備和必要的調(diào)試可能性。原則就是能夠通過這一個版本的板子充分確認(rèn)最終的電路設(shè)計細(xì)節(jié) - 每個電路部分的電氣連接以及器件參數(shù)、管腳之間的最佳連接、PCB的布局/布線，總之在這一步要將所有的不確定的都能夠確定下來，通過各種割線、飛線實(shí)現(xiàn)系統(tǒng)需要的功能和性能。在設(shè)計中放置一些測試點(diǎn)以及必要的備選項是非常重要的，也是一個好的設(shè)計習(xí)慣，這些冗余對于調(diào)試是必不可少的。當(dāng)然PCB設(shè)計的核心要領(lǐng)一定要遵守，尤其是通過認(rèn)真閱讀數(shù)據(jù)手冊保證元器件符號庫和PCB封裝庫的正確。這點(diǎn)極其關(guān)鍵，有些復(fù)雜的器件（管腳很多、BGA封裝等）如果庫的構(gòu)建不正確，即便割線、飛線也無法解決問題。而這些庫的一個管腳定義錯誤就可能會導(dǎo)致你這一版本完全作廢，任何功能都無法調(diào)試，因此一定要仔細(xì)仔細(xì)再仔細(xì)。

每個項目的第一板都像這樣是最正常的

遇到性能方面的問題，比如時鐘、電源、串?dāng)_等，一定要找到問題的本源，而不是頭疼醫(yī)頭、腳疼醫(yī)腳，以為找到了問題，結(jié)果再打一板回來原來的問題并沒有解決，或者沒有徹底解決。這就需要有比較好的電磁場基礎(chǔ)，從原理上進(jìn)行透徹的分析，并通過各種方式進(jìn)行充分的驗(yàn)證。

很多時候測試方法不當(dāng)也會導(dǎo)致自己誤判，我們硬件工程師需要對各種測試測量儀器從原理到使用操作上有充分的了解。這些儀器設(shè)備就像我們的眼睛，不能近視也不能遠(yuǎn)視，要逼真地觀察到信號的真實(shí)情況，這樣才能做出準(zhǔn)確的判斷。

第2板：

這應(yīng)該是盡可能沒有錯誤的版本 - 在這一板上去掉了測試用的測試點(diǎn)、備選的器件，修復(fù)了第1板存在的所有問題、板子沒有了飛線、工作性能滿足設(shè)計要求。

根據(jù)第一板的調(diào)試情況可以明確確定一些器件的最終值，在這一步也盡可能對板子上的器件進(jìn)行優(yōu)化替代（Cost Down），比如電阻、電容的封裝、值盡可能統(tǒng)一，在不影響性能的情況下盡可能減少BOM上元器件的數(shù)量，這樣可以降低采購成本、庫存成本等。

第3板：

理想狀態(tài)下第2板就可以實(shí)現(xiàn)當(dāng)初設(shè)計的需求并且板子看起來非常完美，但畢竟會有一些考慮不周全的地方，導(dǎo)致第2板測試的結(jié)果距離最終的需求也許還有一些距離，那就只好再來一板。

俗話講“事不過三”，無論如何，最終加工測試、以后這一板應(yīng)該是最后可以發(fā)貨的版本，也就是我們最初項目中需要的硬件板子。

每一個終板的PCB都要像藝術(shù)品一樣去打磨，這樣自己看起來也賞心悅目

在以往的設(shè)計中一個項目超過3次制板的朋友一定要深刻總結(jié)一下，究竟是什么原因?qū)е铝俗约翰荒茉?板以內(nèi)搞定？反復(fù)總結(jié)，將來嚴(yán)格按照流程來執(zhí)行項目，并通過與同事間的充分交流、總結(jié)提升自己做項目的規(guī)范化以及設(shè)計能力，更高效地做好每一個項目。