搭載JESD204B編碼的高速數(shù)據(jù)采集開發(fā)板
這款高速數(shù)據(jù)采集板含有兩個(gè)14位、250 MSPS雙通道ADC AD9250，支持高速串行JESD204B編碼輸出，可以顯著改善FPGA連接性能。在本例中，我們將其連接到一塊Xilinx KC706開發(fā)板上。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1630文章
21768瀏覽量
604624 -
編碼
+關(guān)注
關(guān)注
6文章
951瀏覽量
54882 -
開發(fā)板
+關(guān)注
關(guān)注
25文章
5090瀏覽量
97800
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
JESD204B使用說明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實(shí)現(xiàn)高速ADC數(shù)據(jù)采集，
Altera JESD204B IP核和TI DAC37J84硬件檢查報(bào)告
電子發(fā)燒友網(wǎng)站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報(bào)告.pdf》資料免費(fèi)下載
發(fā)表于 12-10 14:53
?0次下載
調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應(yīng)用手冊(cè)中能看到LVDS的詳細(xì)說明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B的相關(guān)資料
發(fā)表于 11-28 06:13
ADS54J60與JESD204B建立鏈路成功，但有效數(shù)據(jù)全為0，為什么？
在配置ADS54J60采集數(shù)據(jù)并與JESD204B建立8224鏈路的過程中，嚴(yán)格按照ADC硬件復(fù)位、SPI寫入、JESD204B核心復(fù)位的順序進(jìn)行，通過ILA（在線邏輯分析儀）抓取的波形數(shù)據(jù)
發(fā)表于 11-19 06:00
使用JESD204B接口，線速率怎么計(jì)算？
使用JESD204B接口，線速率怎么計(jì)算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時(shí)鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
使用JESD204B如何對(duì)數(shù)據(jù)進(jìn)行組幀？
在使用JESD204B協(xié)議時(shí)，當(dāng)L=8時(shí)，如果時(shí)雙通道數(shù)據(jù)，如何對(duì)數(shù)據(jù)進(jìn)行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
如何配置LMK04828時(shí)鐘芯片生成JESD204b需要的時(shí)鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產(chǎn)生156.25Mhz
發(fā)表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化
電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費(fèi)下載
發(fā)表于 10-09 08:31
?1次下載
AFE77xx DAC JESD204B調(diào)試
電子發(fā)燒友網(wǎng)站提供《AFE77xx DAC JESD204B調(diào)試.pdf》資料免費(fèi)下載
發(fā)表于 09-27 10:17
?0次下載
從JESD204B升級(jí)到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng)
電子發(fā)燒友網(wǎng)站提供《從JESD204B升級(jí)到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng).pdf》資料免費(fèi)下載
發(fā)表于 09-21 10:19
?3次下載
AFE77 JESD204B 調(diào)試手冊(cè)
電子發(fā)燒友網(wǎng)站提供《AFE77 JESD204B 調(diào)試手冊(cè).pdf》資料免費(fèi)下載
發(fā)表于 09-11 10:25
?0次下載
采用JESD204B的LMK5C33216超低抖動(dòng)時(shí)鐘同步器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動(dòng)時(shí)鐘同步器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-21 10:47
?0次下載
LMK0482x超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)消除器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《LMK0482x超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)消除器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-21 09:19
?0次下載
ADS8-V1EBZ 亞德諾半導(dǎo)體 評(píng)估板 射頻微波開發(fā)板
連接到指定的 ADI 高速 ADC 評(píng)估板時(shí)，ADS8-V1 可用作數(shù)據(jù)采集板。ADS8-V1 上的 FPGA 設(shè)計(jì)用于支持最高速
發(fā)表于 05-21 12:01
抓住JESD204B接口功能的關(guān)鍵問題
JESD204B是最近批準(zhǔn)的JEDEC標(biāo)準(zhǔn)，用于轉(zhuǎn)換器與數(shù)字處理器件之間的串行數(shù)據(jù)接口。它是第三代標(biāo)準(zhǔn)，解決了先前版本的一些缺陷。該接口的優(yōu)勢(shì)包括：數(shù)據(jù)接口路由所需電路板空間更少，建立
工商網(wǎng)監(jiān)
評(píng)論