0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

可滿足SIL2對硬件容錯要求的AD7124芯片

EE techvideo ? 來源:EE techvideo ? 2019-06-28 06:14 ? 次閱讀

視頻展示AD7124適用于具有功能安全要求的系統(tǒng),特別強調了該器件增加的診斷功能可滿足SIL 2對硬件容錯的要求。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    456

    文章

    50936

    瀏覽量

    424660
  • ADI
    ADI
    +關注

    關注

    146

    文章

    45829

    瀏覽量

    250566
  • 安全
    +關注

    關注

    1

    文章

    340

    瀏覽量

    35711
收藏 人收藏

    評論

    相關推薦

    產(chǎn)品介紹 滿足功能安全認證要求SIL 2安全防護型激光雷達GS1-5

    SIL 2、PL d、Type 3 權威認證,?表明產(chǎn)品符合 IEC 61508、IEC 62061、ISO13849 和 IEC 61496 標準的要求。 2D 270° 功能安
    的頭像 發(fā)表于 11-08 10:38 ?279次閱讀
    產(chǎn)品介紹  <b class='flag-5'>滿足</b>功能安全認證<b class='flag-5'>要求</b>:<b class='flag-5'>SIL</b> <b class='flag-5'>2</b>安全防護型激光雷達GS1-5

    兩片AD7124的spi可以并在一起嗎,分別片選。

    兩片AD7124-8 芯片的spi接口能夠并聯(lián)在一起嗎?使用兩個GPIO引腳做片選信號,目前這樣設計的,一片芯片的CS引腳已經(jīng)強制拉高了,另外一篇讀回來全部是0。不知道是電路本身有問題,還是不能這樣設計
    發(fā)表于 09-21 18:03

    應用案例分享 | 智駕路試數(shù)據(jù)分析及 SiL/HiL 回灌案例介紹

    本文將通過實際應用案例進行講解,通過軟件在環(huán)(SiL)和硬件在環(huán)(HiL)回灌驗證,該系統(tǒng)能夠充分評估和優(yōu)化算法性能,發(fā)揮數(shù)據(jù)價值。
    的頭像 發(fā)表于 09-13 14:45 ?1837次閱讀
    應用案例分享 | 智駕路試數(shù)據(jù)分析及 <b class='flag-5'>SiL</b>/HiL 回灌案例介紹

    具有集成電源的低輻射信號隔離器滿足CISPR 32要求

    電子發(fā)燒友網(wǎng)站提供《具有集成電源的低輻射信號隔離器滿足CISPR 32要求.pdf》資料免費下載
    發(fā)表于 09-07 11:28 ?0次下載
    具有集成電源的低輻射信號隔離器<b class='flag-5'>可</b><b class='flag-5'>滿足</b>CISPR 32<b class='flag-5'>要求</b>

    兼容AD7124,國產(chǎn)高集成度模數(shù)轉換器廣泛用于PLC/DCS

    兼容AD7124,國產(chǎn)高集成度模數(shù)轉換器廣泛用于PLC/DCS
    的頭像 發(fā)表于 09-02 10:16 ?411次閱讀
    兼容<b class='flag-5'>AD7124</b>,國產(chǎn)高集成度模數(shù)轉換器廣泛用于PLC/DCS

    AD7124單次轉換速率突然變慢是為什么

    AD7124程序中根據(jù)設定的次數(shù)進行單次轉換,發(fā)現(xiàn)有時候單次轉換的速率會變很慢,這是為什么呢
    發(fā)表于 08-07 10:56

    南京恒立獲TüV南德SIL 2/PL d功能安全認證

    南京恒立智能技術有限公司近日迎來重大喜訊,其主體采用Cat.3架構的安全控制器HLEC-C3-7053成功獲得TüV南德意志集團頒發(fā)的功能安全證書。該證書基于國際權威標準IEC 61508(SIL
    的頭像 發(fā)表于 08-05 17:52 ?917次閱讀

    AD7124-8按照19200輸出速率設置,實際五千不到怎么解決?

    AD7124-8 直接說設置, {0x01, 0x04C0, 2, 1}, 全功率,狀態(tài)和數(shù)據(jù)一起傳輸 {0x09, AD7124_CH_EN |AD7124
    發(fā)表于 08-01 07:12

    AD7124的程序如何將它導出成hex格式呢?

    /platforms/SDP_K1/這個等。它的程序我也在網(wǎng)上下載下來了。參見附件。 EVAL-AD7124-3e1005bd4d41.zip 打開后是這樣的, 我的問題是,如果這個文件確實是用于AD7124的程序
    發(fā)表于 07-23 08:13

    滿足GMSL靜電防護要求的方案

    滿足GMSL靜電防護要求的方案
    的頭像 發(fā)表于 07-09 08:02 ?435次閱讀
    <b class='flag-5'>滿足</b>GMSL靜電防護<b class='flag-5'>要求</b>的方案

    AD7124-8手冊里沒提到上電時序,評估板原理圖是有上電時序的,那電路設計時是否需要上電時序?

    AD7124評估板中的AVDD先上電,而后IOVDD才上電。但數(shù)據(jù)手冊中沒有體現(xiàn),實際設計電路時候是否需要這樣設計呢? 還有一個問題,這里為啥中等功率模式的均方根值噪聲明明小于全功率模式,為啥它
    發(fā)表于 07-04 08:31

    AD7124-8內部溫度傳感器如何讀取,通道配置如何設置呢?

    ] - 0x800000) * 10 / 13584 - 2725; //讀AD7124內部溫度,精度0.5°C 發(fā)現(xiàn)溫度比芯片表面溫度總是低了1.5°C左右,我哪里做錯了,請告訴我正常的設置,多謝!
    發(fā)表于 07-04 06:52

    該如何提高代碼容錯率、降低代碼耦合度?

    提高RT-Thread代碼的容錯率和降低耦合度是確保代碼質量和可維護性的關鍵,下面列舉了幾種在編寫代碼時,提高代碼容錯率和降低耦合度的思路。讓我們一起來看看吧~一、提高代碼容錯率輸入驗證與數(shù)據(jù)校驗
    的頭像 發(fā)表于 06-26 08:10 ?687次閱讀
    該如何提高代碼<b class='flag-5'>容錯</b>率、降低代碼耦合度?

    TIDA-010049-適用于 IEC 61508 (SIL-2) 且經(jīng)TUV評估的數(shù)字輸入PCB layout 設計

    電子發(fā)燒友網(wǎng)站提供《TIDA-010049-適用于 IEC 61508 (SIL-2) 且經(jīng)TUV評估的數(shù)字輸入PCB layout 設計.pdf》資料免費下載
    發(fā)表于 05-13 14:19 ?1次下載
    TIDA-010049-適用于 IEC 61508 (<b class='flag-5'>SIL-2</b>) 且經(jīng)TUV評估的數(shù)字輸入PCB layout 設計

    AduCM361的ADC校準后得出的結果是錯誤的,是什么原因導致的呢?

    AD7124和AD7794兩款ADC的校準資料,對內部校準說的不是很清楚。 在進行內部校準時,失調校準是否需要將兩個輸入選擇為同一個輸入?滿量程校準時如何設置輸入通道? 非常感謝!
    發(fā)表于 01-12 06:50