JESD204B接口中的眼圖測(cè)量方法
該視頻將為觀眾介紹JESD204B接口中的眼圖測(cè)量。JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實(shí)現(xiàn) JESD204B物理層。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
收發(fā)器
+關(guān)注
關(guān)注
10文章
3428瀏覽量
106003 -
測(cè)量
+關(guān)注
關(guān)注
10文章
4859瀏覽量
111311 -
數(shù)據(jù)轉(zhuǎn)換器
+關(guān)注
關(guān)注
1文章
363瀏覽量
28010
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
JESD204B使用說明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實(shí)現(xiàn)高速ADC數(shù)據(jù)采集，jesd204b
Altera JESD204B IP核和TI DAC37J84硬件檢查報(bào)告
電子發(fā)燒友網(wǎng)站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報(bào)告.pdf》資料免費(fèi)下載
發(fā)表于 12-10 14:53
?0次下載
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發(fā)燒友網(wǎng)站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費(fèi)下載
發(fā)表于 12-10 14:27
?0次下載
調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應(yīng)用手冊(cè)中能看到LVDS的詳細(xì)說明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B
發(fā)表于 11-28 06:13
ADS54J60與JESD204B建立鏈路成功，但有效數(shù)據(jù)全為0，為什么？
在配置ADS54J60采集數(shù)據(jù)并與JESD204B建立8224鏈路的過程中，嚴(yán)格按照ADC硬件復(fù)位、SPI寫入、JESD204B核心復(fù)位的順序進(jìn)行，通過ILA（在線邏輯分析儀）抓取的波形數(shù)據(jù)來看
發(fā)表于 11-19 06:00
使用JESD204B接口，線速率怎么計(jì)算？
使用JESD204B接口，線速率怎么計(jì)算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時(shí)鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
使用JESD204B如何對(duì)數(shù)據(jù)進(jìn)行組幀？
在使用JESD204B協(xié)議時(shí)，當(dāng)L=8時(shí)，如果時(shí)雙通道數(shù)據(jù)，如何對(duì)數(shù)據(jù)進(jìn)行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
如何配置LMK04828時(shí)鐘芯片生成JESD204b需要的時(shí)鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產(chǎn)生156.25Mhz
發(fā)表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化
電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費(fèi)下載
發(fā)表于 10-09 08:31
?1次下載
AFE77xx DAC JESD204B調(diào)試
電子發(fā)燒友網(wǎng)站提供《AFE77xx DAC JESD204B調(diào)試.pdf》資料免費(fèi)下載
發(fā)表于 09-27 10:17
?0次下載
從JESD204B升級(jí)到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng)
電子發(fā)燒友網(wǎng)站提供《從JESD204B升級(jí)到JESD204C時(shí)的系統(tǒng)設(shè)計(jì)注意事項(xiàng).pdf》資料免費(fèi)下載
發(fā)表于 09-21 10:19
?3次下載
AFE77 JESD204B 調(diào)試手冊(cè)
電子發(fā)燒友網(wǎng)站提供《AFE77 JESD204B 調(diào)試手冊(cè).pdf》資料免費(fèi)下載
發(fā)表于 09-11 10:25
?0次下載
采用JESD204B的LMK5C33216超低抖動(dòng)時(shí)鐘同步器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動(dòng)時(shí)鐘同步器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 08-21 10:47
?0次下載
抓住JESD204B接口功能的關(guān)鍵問題
JESD204B是最近批準(zhǔn)的JEDEC標(biāo)準(zhǔn)，用于轉(zhuǎn)換器與數(shù)字處理器件之間的串行數(shù)據(jù)接口。它是第三代標(biāo)準(zhǔn)，解決了先前版本的一些缺陷。該接口的優(yōu)勢(shì)包括：數(shù)據(jù)接口路由所需電路板空間更少，建立
JESD204B的常見疑問解答
問：什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？
答：無法確保差分通道上的直流平衡信號(hào)不受隨機(jī)非編碼串行數(shù)據(jù)干擾，因?yàn)楹苡锌赡軙?huì)傳輸大量相反的1或0數(shù)據(jù)。通過串
發(fā)表于 01-03 06:35
工商網(wǎng)監(jiān)
評(píng)論