用于寬帶數(shù)字機頂盒混合信號中的AD9873芯片介紹

電視電纜的廣泛部署已導致廣泛的研究，以提供更好的質(zhì)量和更多種類的電視節(jié)目和電纜調(diào)制解調(diào)器功能。這項工作促成了幾家知名供應商開發(fā)的數(shù)字機頂盒，包括Scientific Atlanta和Motorola（General Instrument）。數(shù)字機頂盒不使用模擬殘留邊帶調(diào)制（VSB）信道，而是使用正交幅度調(diào)制（QAM）接收電視節(jié)目并與前端電臺交換信息。以數(shù)字比特傳輸模擬信息不僅更穩(wěn)健，而且更有效地利用可用帶寬。圖1顯示了連接到前端和住宅（或辦公室）內(nèi)各種設備的數(shù)字機頂盒。

可以通過這種方式統(tǒng)一多種服務，包括Internet訪問，有線電視，甚至電話服務。高數(shù)據(jù)速率允許流式輸入MPEG電影以及高質(zhì)量的電話（語音包）服務。

數(shù)字機頂盒，如圖2所示，包括幾個主要的子系統(tǒng)實現(xiàn)電視調(diào)諧器，基帶收發(fā)器，通道3/4調(diào)制器（與模擬電視機兼容），MPEG和NTSC解碼器和編碼器，物理層（PHY）和電纜媒體訪問控制（MAC）等功能調(diào)制解調(diào)器。由于互聯(lián)網(wǎng)接入意味著上游信道，因此包括電纜驅動器;它可以使用AD832x系列的一個成員實現(xiàn)。該框還可以包含帶外（OOB）控制通道和電話線接口。

所有這些模塊的多樣性和復雜性給元件和電路板級別的設計人員帶來了重大挑戰(zhàn)。所需的大量數(shù)字處理與高清數(shù)字電視的高質(zhì)量接收要求相結合，給數(shù)字機頂盒架構師帶來了諸多挑戰(zhàn)。此外，與模擬電視的兼容性要求從墻壁電視電纜插座到電視機進行干凈的模擬信號處理。因此，為集成功能選擇合適的分區(qū)成為以低成本在電纜調(diào)制解調(diào)器中組合高質(zhì)量電視接收和高數(shù)據(jù)速率的關鍵要求。

混合信號前端，可以使用AD9873實現(xiàn)，是機頂盒的核心（圖2）。

混合信號前端

混合信號前端的定義 - 機頂盒的末尾必須考慮傳輸和接收數(shù)據(jù)路徑所需的功能量。低成本至關重要，因此選擇合適的技術是成功設計的關鍵。除此之外，上市時間對IC供應商和OEM同樣重要。由于處理固有設計挑戰(zhàn)所需的時間以及對客戶反饋的頻繁需求，包含重要數(shù)字和模擬內(nèi)容的ASIC通常難以安排。 ADI公司AD9873的設計人員充分利用了他們在機頂盒技術方面的經(jīng)驗以及集成基本高性能模擬和混合信號所需的高性能拓撲模塊核心設計庫存在單個芯片上運行。

圖3是用于機頂盒和電纜調(diào)制解調(diào)器的AD9873模擬前端轉換器的框圖。接收數(shù)據(jù)路徑包含幾個模數(shù)轉換器（ADC），以適應前面描述的各種機頂盒功能。一對8位ADC用于轉換來自解調(diào)OOB通道的正交輸入。由于OOB數(shù)據(jù)在窄帶信道中采用低復雜度調(diào)制（QPSK），因此它們的設計適用于低于16 MHz時的適度性能 - 優(yōu)于7 有效位數(shù)（ENOB） （《1 MHz）。由于其在數(shù)字化電纜調(diào)制解調(diào)器數(shù)據(jù)中的主要作用，10位ADC需要更嚴格的規(guī)范。使用更高階QAM調(diào)制來廣播這種類型的數(shù)據(jù)，這需要更高的信噪比。因此，當在33 MSPS下采樣高達10 MHz的輸入信號時，轉換器需要表現(xiàn)出優(yōu)于9 ENOB。第四個ADC是一個12位轉換器，采樣頻率為33 MHz，對于高達奈奎斯特速率的輸入提供優(yōu)于10.5 ENOB的數(shù)據(jù)，可以對高清電視信號進行數(shù)字化處理。對于復用到相同輸入的單端視頻信號，提供可編程黑電平鉗位。所有這些轉換器的輸出都是多路復用的，以減少封裝引腳的數(shù)量。

傳輸數(shù)據(jù)路徑包含一個解復用接口，接收I / Q基帶數(shù)據(jù)，通常采樣頻率約為13 MHz（最高16 MHz）。由于插值是降低DAC輸出濾波器要求的強大工具（在AD9772和AD9856中成功使用），因此使用了三個插值濾波器。插值因子可編程為12或16，使數(shù)據(jù)速率最高可達230 MHz。整個內(nèi)插器頻率響應由兩個半帶濾波器和一個級聯(lián)積分梳狀濾波器（CIC）確定。在內(nèi)插器之后，使用直接數(shù)字合成（DDS）實現(xiàn)正交調(diào)制器，以生成正弦和余弦波形。在饋入DAC之前，信號可以針對sin（x）/ x滾降進行補償，這是由D / A轉換過程產(chǎn)生的。該操作是可選的，因為滾降僅在合成載波頻率范圍的末端變得明顯。 DDS可以產(chǎn)生低雜散內(nèi)容的復合載波，其頻率最高可達采樣速率的三分之一，即高達70 MHz。

ADC直接由低頻晶振提供時鐘;其頻率由板載可編程鎖相環(huán)（PLL）加速，以提供DAC所需的高速時鐘。這種方法在對ADC進行采樣時減少了不希望的時鐘抖動，并消除了片外高頻振蕩器的問題和費用。可編程PLL還為機頂盒內(nèi)的其他模塊提供系統(tǒng)時鐘。輔助數(shù)字Σ-Δ輸出有助于自動增益控制或定時恢復功能。許多器件參數(shù)可通過3引腳或4引腳串行接口進行編程。

為了與AD832x電纜驅動器系列的成員無縫連接，包含一個單獨的3線接口，并且?guī)讉€配置文件寄存器（可通過串行接口加載）旨在加速傳輸?shù)淖兓@得數(shù)據(jù)和載波頻率。這可以通過使用專用外部引腳來實現(xiàn)，該引腳尋址特定的配置文件寄存器組。圖4顯示了AD9873如何用于完整的數(shù)字機頂盒應用。

寬帶調(diào)制解調(diào)器的設計人員需要結合小外形尺寸，高性能水平和低成本。由于箱內(nèi)熱量管理的成本和面積影響，它們無法在發(fā)射或接收路徑中消耗功率瓦特。為了構建滿足寬帶調(diào)制解調(diào)器設計中的這些要求的大規(guī)模數(shù)字集成電路，需要現(xiàn)有技術的低壓光刻。但它們不適用于高性能模擬和混合信號電路。像AD9873這樣的產(chǎn)品提供了使用兩個小型高度集成芯片的可能性 - 數(shù)字ASIC和混合信號“其他所有” - 這使得大規(guī)模數(shù)字IC與高性能混合信號適當分配圖5展示了這種方法如何引領寬帶通信應用的趨勢，使其遠離單芯片解決方案，而單芯片解決方案未能成功地將大規(guī)模數(shù)字處理與高性能混合信號設備集成。新興的寬帶調(diào)制解調(diào)器需要更強大的數(shù)字處理（》 MIPS）和更高性能的混合信號（》動態(tài)范圍和帶寬）設備。這些應用中使用的大規(guī)模集成數(shù)字器件需要最先進的（精細幾何），低電壓CMOS工藝，而混合信號器件則依賴于針對混合信號進行優(yōu)化的高壓CMOS工藝高性能。作為新系列寬帶MxFE的首款器件，AD9873將允許設計人員利用“智能分區(qū)”。

這就是它的工作原理：深亞微米幾何工藝不能輕易支持高性能D / A和A / D轉換器所需的電壓電平，并且數(shù)字噪聲耦合到模擬信號鏈會損壞信號保真度。有時候嘗試將所有內(nèi)容放在單個芯片上會導致價格更高和/或性能更低的解決方案。嘗試將高速和寬動態(tài)范圍混合信號設備與超大規(guī)模數(shù)字處理相結合是一個很好的例子。它總是需要在數(shù)字領域（成本），功耗或混合信號性能方面做出妥協(xié)。 AD9873寬帶混合信號前端以及隨后的其他MxFE產(chǎn)品為設計人員提供了高集成度，低成本和低功耗的優(yōu)勢，同時又不影響性能。

AD9873采用這種優(yōu)化的混合信號技術和“智能”分區(qū)，為各種調(diào)制格式提供出色的動態(tài)性能 - FSK，QPSK，16/32/64/256 QAM，OFDM，擴頻等。數(shù)字ASIC，包括調(diào)制編碼可以在最具成本效益和最精細的幾何上實現(xiàn)。通過這種經(jīng)濟高效的方法，系統(tǒng)設計人員可以在自己的數(shù)字ASIC中保留更多“增值”，充分利用他們的系統(tǒng)專業(yè)知識，專有算法和知識產(chǎn)權。 AD9873的混合信號分區(qū)解決了將VLSI數(shù)字ASIC中的混合信號電路集成到芯片外的成本和性能折衷問題。

AD9873混合信號前端的其他應用

除了有線機頂盒，AD9873還非常適合各種其他標準和專有寬帶通信應用，如圖6所示。以下是可以使用AD9873的其他應用列表：

電纜調(diào)制解調(diào)器

數(shù)字通信

數(shù)據(jù)和視頻調(diào)制解調(diào)器

電力線調(diào)制解調(diào)器

衛(wèi)星系統(tǒng)

PC多媒體

寬帶無線通信

家庭網(wǎng)絡

AD9873主要功能和性能

232MHz正交數(shù)字上變頻器：

DC至70 MHz輸出帶寬

12位直接IF D / A轉換器

直接數(shù)字合成

插值和Sin（x）/ x濾波器

12位，33 MSPS直接IF ADC

10位，33 MSPS直接IF ADC

Dual 8位，16.5 MSPS I＆amp; Q ADC

雙12位Σ-Δ控制DAC

帶鉗位電路的視頻輸入

AD8321 / 3的直接接口PGA電纜驅動器

可編程PLL時鐘倍頻器

3.3 V單電源供電

掉電模式

100引腳MQFP

AD9873的性能在商業(yè)溫度范圍內(nèi)得到了表征;但它可以在-40°至+ 75°C的溫度范圍內(nèi)安全使用。圖7顯示了具有10 MHz輸入的12位ADC性能的頻譜圖。

圖8顯示了產(chǎn)生42 MHz 16-QAM信號的DAC的頻譜圖。圖9顯示了AD9873產(chǎn)生的64-QAM信號的星座圖和眼圖。

評估板和軟件

AD9873評估板和軟件允許用戶輕松編程并快速評估AD9873的特定調(diào)制解調(diào)器應用。