VCO頻率的運行頻率高，具有什么優(yōu)勢？
是的。當(dāng)時鐘輸入信號穿過輸入級的開關(guān)區(qū)域時，輸入級中的隨機噪聲在信號傳遞到后續(xù)級時增加了信號的時間抖動。更快地穿過該開關(guān)區(qū)域（具有更高的壓擺率）的信號受隨機噪聲的影響較小，導(dǎo)致較少的附加時間抖動和較低的時鐘輸出抖動。對于相同幅度的信號，較高頻率信號具有較高（較快）的轉(zhuǎn)換速率，因此可以通過時鐘分配系統(tǒng)導(dǎo)致較低的時間抖動。
時鐘頻率的輸入中添加的任何抖動都不能通過隨后的時鐘頻率劃分來降低（相位噪聲會隨著分頻而降低，但不會降低抖動）。因此，應(yīng)在輸入端盡可能減少抖動。
這意味著原則上運行VCO的頻率高于時鐘輸出所需的頻率。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
頻率
+關(guān)注
關(guān)注
4文章
1532瀏覽量
59313 -
VCO
+關(guān)注
關(guān)注
13文章
190瀏覽量
69266 -
輸入信號
+關(guān)注
關(guān)注
0文章
468瀏覽量
12588
發(fā)布評論請先 登錄
相關(guān)推薦
請問AD9517-3中VCO的頻率范圍怎么保證？
目前在看AD9517-3的手冊中，有幾點不理解，希望同事們幫忙解答一下，謝謝??？？1 ：如果使用內(nèi)部VCO與PLL的模式，那么內(nèi)部VCO的頻率范圍怎么保證呢 ？ 是用過硬件來保證在
發(fā)表于 11-06 09:26
微型高穩(wěn)定的鎖相頻率源電路設(shè)計
合成一般通過混頻、倍頻、分頻、濾波等方式進(jìn)行頻率變換和組合，從而產(chǎn)生大量離散的穩(wěn)定頻率信號。這不僅使頻率合成器具有龐大的體積和重量，其輸出信號中的諧波、噪聲及寄生
發(fā)表于 07-09 08:12
為什么ti的鎖相環(huán)程序的中斷程序的運行頻率最低是20k
為什么ti的鎖相環(huán)程序的中斷程序的運行頻率最低20k?這是ti的鎖相環(huán)使用說明
發(fā)表于 07-16 16:20
如何用交叉耦合電流饑餓型VCO設(shè)計實現(xiàn)降低時鐘頻率的相位噪聲?
本文設(shè)計了一個適用于以太網(wǎng)物理層芯片時鐘同步PLL的高寬帶低噪聲VCO，采用了具有良好抗噪能力的交叉耦合電流饑餓型差分環(huán)形振蕩器。仿真結(jié)果表明，在同樣輸入噪聲和環(huán)境噪聲的情況下，本文的VC
發(fā)表于 02-25 07:39
如何鎖住相位使VCO的頻率等于參考信號的頻率呢？
鑒頻鑒相器，當(dāng)兩輸入信號頻率相同但相位不同的時候，有電壓差輸出，然后去控制VCO，改變反饋信號頻率。這不是導(dǎo)致兩輸入頻率不同了，這如何鎖住相位啊，使
發(fā)表于 04-24 10:23
變頻器的頻率為何調(diào)不上去？
對于一個變頻器來說都有頻率范圍的設(shè)定，如參數(shù)最大輸出頻率和運行頻率上限，最大輸出頻率根據(jù)變頻器的結(jié)構(gòu)來確定可根據(jù)手冊進(jìn)行查詢比如0~400.00Hz，
發(fā)表于 01-10 09:20
?2.9w次閱讀
驅(qū)動高壓鎖相環(huán)頻率合成器電路中的VCO詳細(xì)分析
鎖相環(huán)（PLL）電路是由壓控振蕩器（VCO）和鑒相器組成的反饋系統(tǒng)，振蕩器信號跟蹤施加的頻率或相位調(diào)制信號是否具有正確的頻率和相位。需要從固定低頻率
發(fā)表于 11-25 09:23
?18次下載
驅(qū)動高壓鎖相環(huán)頻率合成器電路的VCO
鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和鑒相器組成的反饋系統(tǒng),振蕩器信號跟蹤施加的頻率或相位調(diào)制信號是否具有正確的頻率和相位。需要從固定低頻率
VCO的頻率穩(wěn)定性是什么
VCO（Voltage-Controlled Oscillator，壓控振蕩器）的頻率穩(wěn)定性是一個關(guān)鍵的性能指標(biāo)，它描述了VCO輸出頻率對輸入電壓變化的敏感程度及在長時間或不同環(huán)境條件
工商網(wǎng)監(jiān)
評論