跨阻放大器中的噪聲參數(shù)及因素考慮

LTC6268和LTC6269是單/雙500MHz FET輸入運算放大器，具有極低的輸入偏置電流和低輸入電容。它還具有低輸入參考電流噪聲和電壓噪聲，使其成為高速互阻抗放大器，CCD輸出緩沖器和高阻抗傳感器放大器的理想選擇。其低失真使LTC6268 / LTC6269成為驅動SAR ADC的理想放大器。

跨阻放大器中的噪聲

在較大范圍內最大限度地降低LTC6268的噪聲在應用中，仔細考慮了輸入參考電壓噪聲（e N ），輸入參考電流噪聲（i N ）和輸入電容C IN 。

對于跨阻抗放大器（TIA）應用，如圖1所示，這三個運算放大器參數(shù)加上反饋電阻R F 的值，以不同的方式對噪聲行為做出貢獻，外部組件和跡線將添加到C IN 。

重要的是要獨立地理解每個參數(shù)的影響。輸入參考電壓噪聲（e N ）包括閃爍噪聲（或1 / f噪聲），其在較低頻率處占優(yōu)勢，而熱噪聲在較高頻率處占主導地位。對于LTC6268,1 / f轉角或1 / f與熱噪聲之間的轉換為80kHz。在負輸入處的i N 和RF對輸入參考噪聲電流的貢獻是相對直接的，而e N 貢獻由噪聲增益放大。因為沒有增益電阻，所以使用反饋電阻（R F ）和C IN 的阻抗計算噪聲增益為（1 +2πR F ?C IN ?Freq），隨頻率增加。所有貢獻都將受到閉環(huán)帶寬的限制。等效輸入電流噪聲如圖2-5所示，其中e N 表示輸入參考電壓噪聲（e N ）的貢獻，i N 表示來自輸入參考電流噪聲（i N ）的貢獻，R F 表示來自反饋電阻（R F ）的貢獻。每個圖中還顯示了TIA增益（R F ）和輸入電容（C IN ）。比較圖2和圖2。 3和4＆amp;對于更高的頻率，當由于上述放大導致C IN 為高（5pF）時，e N 占優(yōu)勢，而當C IN 時，iN占主導地位。低（1pF）。

在較低頻率下，R F 貢獻占主導地位為10k和100k。由于寬帶e N 為4.3nV /√ Hz （見典型性能特性），R F 貢獻將在較低頻率下成為較小的因素如果R F 小于1.16kΩ，如下式所示：

優(yōu)化TIA應用的帶寬

如果不加以控制，反相輸入節(jié)點的電容會導致放大器穩(wěn)定性問題。當運算放大器周圍的反饋是電阻性的（R F ）時，將創(chuàng)建一個極點，其中R F || C IN 。該極點會產生過大的相移并可能產生振蕩。參考圖1，輸出的響應是：

其中R F 是TIA的DC增益，ω是閉環(huán)的固有頻率，可表示為：

ζ是環(huán)的阻尼因子，可表示為

其中C IN 是運算放大器反相輸入節(jié)點的總電容，GBW是運算放大器的增益帶寬。無論C F ，系統(tǒng)都有兩個區(qū)域是穩(wěn)定的。第一個區(qū)域是當R F 小于1 /（4π?C IN ?GBW）時。在該區(qū)域中，由反饋電阻器和C IN 產生的極點處于高頻率，這不會引起穩(wěn)定性問題。第二個區(qū)域是：

其中A O 是運算放大器的直流開環(huán)增益，由此形成的極點由R F C IN 是主極點。

對于這兩個區(qū)域之間的R F ，小電容C < sub> F 與R F 平行，可以引入足夠的阻尼來穩(wěn)定環(huán)路。假設C IN >> C F ，C F 需要滿足以下條件，

上述條件意味著較高的GBW將需要較低的反饋電容C F ，這將具有更高的環(huán)路帶寬。表1顯示了10kΩ和100kΩ的R F 的最佳C F 和1pF和5pF的C IN 。

利用更高的增益TIA實現(xiàn)更高的帶寬

良好的布局實踐對于從TIA電路獲得最佳結果至關重要。以下兩個示例顯示了499kΩTIA中LTC6268的截然不同的結果。 （見圖6.）第一個例子是基本電路布局中的0603電阻。在簡單的布局中，不需要花費太多精力來減少反饋電容，所實現(xiàn)的帶寬約為2.5MHz。在這種情況下，TIA的帶寬不受LTC6268的GBW限制，而是受反饋電容降低TIA的實際反饋阻抗（TIA增益本身）的影響?；旧?，這是電阻帶寬限制。 499kΩ的阻抗由于其自身的高頻寄生電容而降低。從2.5MHz帶寬和499kΩ低頻增益，我們可以估算總反饋電容為C = 1 /（2π?2.5MHz?499kΩ）= 0.13pF。這是相當?shù)偷模梢赃M一步降低。

通過一些額外的布局技術來減少反饋電容，可以增加帶寬。請注意，我們正在增加499kΩ電阻的有效“帶寬”。減小電容的主要方法之一是增加板之間的距離，在這種情況下，板是元件電阻器的兩個端蓋。出于這個原因，我們的目的是使用更長的電阻器。 0805比0603長，但其端蓋的面積也更大，再次增加了電容。然而，增加端蓋之間的距離并不是減小電容的唯一方法，電阻器端蓋之間的額外距離也允許容易地應用另一種技術來減少反饋電容。降低板對板電容的一種非常有效的方法是屏蔽產生電容的E場路徑。在這種特殊情況下，該方法是在TIA輸出端附近的電阻焊盤之間放置一條短接地走線。

這樣的接地走線屏蔽輸出場到達電阻的求和節(jié)點端并且有效地將場地分流到地面。使走線靠近輸出端會略微增加輸出負載電容。有關圖形表示，請參見圖8.

圖9顯示了帶寬的顯著增加，只需注意反饋電阻周圍的低電容方法即可。帶寬從2.5MHz提高到11.2MHz，大于4的因子。實施的方法有兩個：

最小焊盤尺寸。請與電路板裝配商聯(lián)系以獲得最小可接受焊盤尺寸，或使用其他方法組裝此電阻器。

使用靠近輸出側的反饋電阻下的接地走線屏蔽反饋電容。