移位在混合信號設(shè)計中很常見

需要對高速混合信號IC的設(shè)計進(jìn)行深刻的改變，以應(yīng)對其日益增加的復(fù)雜性和性能要求。

傳統(tǒng)的功能分區(qū)和專業(yè)領(lǐng)域 - 如電路設(shè)計，布局設(shè)計和驗證 - 正在迅速模糊。開發(fā)人員在不同技術(shù)領(lǐng)域進(jìn)行創(chuàng)新的能力是關(guān)鍵。這些技術(shù)趨勢的影響超出了產(chǎn)品開發(fā)的范疇 - 它們對業(yè)務(wù)戰(zhàn)略產(chǎn)生了深遠(yuǎn)的影響。

高速混合信號系統(tǒng)橋接數(shù)字信號處理，RF（包括微波/毫米波）和有線通信，創(chuàng)造了強(qiáng)大的技術(shù)組合和與業(yè)務(wù)相關(guān)的挑戰(zhàn)。普遍接入高吞吐量數(shù)據(jù)傳輸?shù)男枨笱杆僭鲩L，推動了這些挑戰(zhàn)。

5G通信承諾更快，更普遍的連接，支持多種通信標(biāo)準(zhǔn)，同時降低基礎(chǔ)設(shè)施的規(guī)模和運(yùn)營成本。對于更高集成度，更低功耗和降低成本的要求，預(yù)計都會加速到一個實際上可能不會被摩爾定律減速所支持的水平。

摩爾定律的重點是晶體管密度。但在過去，CMOS縮放還提供了速度增益，有利于數(shù)字和模擬電路 - 盡管不利于許多其他關(guān)鍵的模擬特性。盡管如此，更高的數(shù)字密度使數(shù)字輔助模擬器件克服了一些納米工藝的問題。

雖然晶體管密度增加且成本降低將持續(xù)至少五年左右，但速度大幅提升在更精細(xì)的光刻節(jié)點中減少。數(shù)字電路在切換到16納米及以上時仍會看到開關(guān)能量和功率的下降，但我們不應(yīng)期望門的運(yùn)行速度比以前的節(jié)點快得多。畢竟，數(shù)字處理器的時鐘速度已經(jīng)穩(wěn)定了十年左右，通過并行性實現(xiàn)了更高的處理速度。

盡管數(shù)字功能的成本持續(xù)下降，但公司仍面臨前期暴漲的財務(wù)障礙成本和設(shè)計復(fù)雜性。這些因素正在迅速增加，這些因素決定了工程和業(yè)務(wù)的選擇。

當(dāng)我們繼續(xù)在縮放光刻中建立復(fù)雜的系統(tǒng)時，我們必須要知道回報是否值得。我們比以往任何時候都沒有簡單而廣泛的答案。

正如我們行業(yè)其他轉(zhuǎn)折點的情況一樣，超越根深蒂固的假設(shè)的工程師的聰明才智將是關(guān)鍵。實現(xiàn)功耗降低，尺寸更小，集成度更高的途徑可歸納為三個步驟：

第一步是混合信號和數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)的架構(gòu)創(chuàng)新，包括不同形式的模擬并行，更高階的連續(xù)時間循環(huán)，以及新興的時域轉(zhuǎn)換器。第二步是更多地使用數(shù)字輔助模擬技術(shù)，包括自修整和校準(zhǔn)，動態(tài)元素匹配和抖動。最后，工程師需要在不同芯片之間巧妙地劃分功能模塊，同時在適當(dāng)?shù)腃MOS節(jié)點中集成適當(dāng)?shù)募夹g(shù)以及化合物半導(dǎo)體工藝，如SiGe，GaAs和GaN，以創(chuàng)建高性能模塊和封裝。

In這樣，傳統(tǒng)組件（如電源管理，RF和混合信號模塊）之間的功能界限將變得模糊，為更大的協(xié)同設(shè)計打開了大門。企業(yè)高管，請注意：我們不會通過營銷或漸進(jìn)式創(chuàng)新擺脫這個難題。如果我們要繼續(xù)提供財務(wù)回報，我們需要技術(shù)領(lǐng)先，以承擔(dān)為下一代混合信號系統(tǒng)的設(shè)計者提供所需的風(fēng)險。