最新技術(shù)Gigasample ADC通過快速運(yùn)行以解決新的挑戰(zhàn)

模擬數(shù)字轉(zhuǎn)換器（ADC）設(shè)計(jì)和架構(gòu)繼續(xù)推進(jìn)使用更小的幾何工藝節(jié)點(diǎn)，新一代GHz ADC產(chǎn)品開始出現(xiàn)。能夠以GHz及以上速率直接進(jìn)行RF采樣的ADC，沒有交錯(cuò)偽像，為通信系統(tǒng)，儀器儀表和雷達(dá)應(yīng)用的直接RF數(shù)字化系統(tǒng)提供了新的解決方案。以前，這些解決方案需要多級(jí)濾波，合成器和混頻器，以將輸入信號(hào)轉(zhuǎn)換為參考頻率，然后可以通過ADC以MSPS轉(zhuǎn)換速率的100s進(jìn)行數(shù)字化。現(xiàn)在，可以使用最先進(jìn)的寬帶ADC技術(shù)實(shí)現(xiàn)直接RF采樣。請(qǐng)記住，速度雖然很重要，但并不是設(shè)計(jì)中考慮的唯一性能因素。應(yīng)同等考慮動(dòng)態(tài)范圍和頻譜噪聲。我們將在以后的文章中探討這些性能維度。

不久前，唯一能夠以GSPS（每秒千兆采樣）速度運(yùn)行的單片ADC架構(gòu)是具有六位或八位的閃存轉(zhuǎn)換器決議。由于閃存架構(gòu)的幾何尺寸和功率約束權(quán)衡，它們耗電并且通常不能提供超過7位的有效位數(shù)（ENOB）。能夠采樣高于1 GHz的更高動(dòng)態(tài)范圍模擬輸入信號(hào)的唯一方法是將多個(gè)高速ADC內(nèi)核與采樣時(shí)鐘交錯(cuò)，采樣時(shí)鐘與每個(gè)內(nèi)核具有交錯(cuò)相位，具有精確的精度或占空比。模擬輸入需要分離并混合到每個(gè)ADC，這為新信號(hào)噪聲進(jìn)入信號(hào)鏈并降低輸入功率提供了機(jī)會(huì)。雖然這種方法可以為某些應(yīng)用提供足夠的結(jié)果，但設(shè)計(jì)很復(fù)雜，并且在輸出頻域中產(chǎn)生了令人討厭的，不需要的交錯(cuò)偽像，需要進(jìn)行數(shù)字濾波。

快速還是半快？

在快速傅立葉變換（FFT）的頻率響應(yīng)中可以看到交錯(cuò)“雜散”，其中輸入偏移，增益，帶寬和采樣定時(shí)在每個(gè)內(nèi)部交錯(cuò)ADC內(nèi)核之間不完全匹配。這為系統(tǒng)工程師創(chuàng)建了額外的規(guī)劃復(fù)雜性，以預(yù)先確定交錯(cuò)偽像在頻率中的位置，并在數(shù)字后處理中避免或消除它們。由于每個(gè)ADC內(nèi)核都是離散的，因此在生產(chǎn)系統(tǒng)的生命周期中，這些性能參數(shù)之間可能存在很大的制造不匹配差異的可能性。這些不匹配會(huì)導(dǎo)致輸入信號(hào)的周期性不平衡，并且在交錯(cuò)ADC的輸出端會(huì)出現(xiàn)寄生頻率。

專有ADC技術(shù)現(xiàn)在可以利用先進(jìn)的架構(gòu)和算法來防止雙交叉和四交錯(cuò)ADC中出現(xiàn)的問題。而不是以半速使用兩個(gè)交錯(cuò)的ADC，增加了偽像，現(xiàn)在可以在單個(gè)ADC中全速實(shí)現(xiàn)性能，而無需交錯(cuò)雜散。工廠調(diào)整算法和片上校準(zhǔn)可確保每個(gè)ADC均符合預(yù)期的高性能標(biāo)準(zhǔn)，而不是暴露于多個(gè)離散交錯(cuò)核心的不匹配差異。

當(dāng)觀察到雜散頻率時(shí)否則，光譜純FFT，這減少了載波信號(hào)相對(duì)于其他噪聲的可用無雜散動(dòng)態(tài)范圍（SFDR）。為了改善GSPS ADC的SFDR，新的架構(gòu)和算法現(xiàn)在已經(jīng)超越了交錯(cuò)核心的使用范圍。這消除了系統(tǒng)工程師負(fù)擔(dān)必須識(shí)別和刪除不需要的交錯(cuò)雜散的專用ADC后處理例程的負(fù)擔(dān)。

AD9625-2.5 12位，2.5 ADI公司的GSPS ADC在寬帶寬范圍內(nèi)提供優(yōu)于-75 dBC的SFDR性能，噪聲頻譜密度為150 dBFS / Hz。專有的ADI技術(shù)可實(shí)現(xiàn)此性能，而不會(huì)出現(xiàn)通常在采樣高于1.5 GSPS的GHz ADC時(shí)出現(xiàn)的交錯(cuò)偽像。具有寬帶頻率調(diào)諧器的可選雙抽取下變頻濾波器路徑允許系統(tǒng)設(shè)計(jì)人員僅觀察1/8或1/16的全頻譜帶寬，每個(gè)帶寬均具有獨(dú)立的10位NCO放置分辨率。 AD9625使用多達(dá)8個(gè)JESD204B輸出接口通道，因此無需采用具有挑戰(zhàn)性的匹配走線布局布局，這是典型的LVDS對(duì)。此外，設(shè)計(jì)人員可以利用JESD204B的優(yōu)勢，例如低引腳數(shù)輸出，諧波幀時(shí)鐘，每個(gè)采樣的控制位信息以及確定性延遲。

總之，GHz ADC產(chǎn)品和系統(tǒng)的發(fā)展趨勢部分是由較小的幾何工藝節(jié)點(diǎn)推動(dòng)的，這些節(jié)點(diǎn)在未來十年內(nèi)只會(huì)減小尺寸。這將產(chǎn)生對(duì)能夠進(jìn)行直接RF轉(zhuǎn)換的更多ADC的需求，因此可以簡化架構(gòu)并將設(shè)計(jì)時(shí)間包含在合理的限制內(nèi)。正是這種速度，簡化設(shè)計(jì)以及動(dòng)態(tài)范圍和低噪聲等其他性能因素的結(jié)合，將先進(jìn)的寬帶ADC技術(shù)推向了新的水平，甚至超越了它。