0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

工程師 ? 來源:網(wǎng)絡(luò)整理 ? 作者:h1654155205.5246 ? 2019-03-07 15:41 ? 次閱讀
00:00/00:00
80
倍速
50%
75%
100%
06:59:08
下载
  • Load:
    0 second
  • Duration:
    0 second
  • Size:
    0x0
  • Volume:
    0%
  • Fps:
    60fps
  • Sudio decoded:
    0 Byte
  • Video decoded:
    0 Byte

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

基于QuartusII通過實(shí)驗(yàn)板上的KEY1按鈕控制FPGA核心板上的第一個(gè)LED燈。本實(shí)驗(yàn)比較簡(jiǎn)單,使用本站FPGA開發(fā)板或者CPLD開發(fā)板以及其它FPGA開發(fā)板都可進(jìn)行實(shí)驗(yàn)。下面實(shí)驗(yàn)?zāi)康模和ㄟ^該實(shí)例學(xué)習(xí),可以了解FPGA的基本開發(fā)流程,熟識(shí)quartusII軟件基本功能的使用。

基本原理:利用一個(gè)常開按鈕(實(shí)驗(yàn)板上的KEY1)作為輸入(常開時(shí)輸入1,閉合時(shí)輸入0),經(jīng)過一個(gè)反相器后輸出到核心板的第一個(gè)LED。KEY1常開時(shí),LED亮,按下(閉合)實(shí)驗(yàn)板上的KEY1,該LED熄滅。

1、建立工程

運(yùn)行QuatrusII軟件(以下簡(jiǎn)稱Q2),建立工程,F(xiàn)ileàNew Project Wizad如點(diǎn)擊New Project Wizard 后彈出指定工程名的對(duì)話框,在Diectory, Name, Top-Level Entity中如下圖填寫:

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

按Next按鈕,出現(xiàn)添加工程文件的對(duì)話框:

在這里我們先不用管它,直接按Next進(jìn)行下一步,選擇FPGA器件的型號(hào):

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

在Family下拉筐中,我們選擇Cyclone系列FPGA,然后在“Available devices:”中根據(jù)核心板的FPGA型號(hào)選擇FPGA型號(hào),注意在Filters一欄選上“Show Advanced Devices”以顯示所有的器件型號(hào)。執(zhí)行下一步出現(xiàn)對(duì)話框:

這里是選擇其它EDA工具的對(duì)話框,我們用Q2的集成環(huán)境進(jìn)行開發(fā),因此這里不作任何改動(dòng)。按Next進(jìn)入工程的信息總概對(duì)話框:

按Finish按鈕即建立一個(gè)空項(xiàng)目。

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

2、建立頂層圖

執(zhí)行FileàNew,彈出新建文件對(duì)話框:

選擇“Block Diagram Schematic File”按OK即建立一個(gè)空的頂層圖,缺省名為“Block1.bdf”,我們把它另存為(FileàSave as),接受默認(rèn)的文件名,并將“Add file to current project”選項(xiàng)選上,以使該文件添加到工程中去。如圖所示:

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

3、添加邏輯元件(Symbol)

雙擊頂層圖圖紙的空白處,彈出添加元件的對(duì)話筐:

在Libraries里尋找所需要的邏輯元件,如果知道邏輯元件的名稱的話,也可以直接在Name一欄敲入名字,右邊的預(yù)覽圖即可顯示元件的外觀,按OK后鼠標(biāo)旁邊即拖著一個(gè)元件符號(hào),在圖紙上點(diǎn)擊左鍵,元件即安放在圖紙上。在圖紙上分別添加非門(not)、輸入(input)、輸出(output)三個(gè)symbol,如圖所示:

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

連線,將鼠標(biāo)移到symbol連線端口的那里,鼠標(biāo)變成圖示模樣:按下左鍵拖動(dòng)鼠標(biāo)到另一個(gè)symbol的連線端。本例中,這三個(gè)symbol的連線如下圖所示:

分別雙擊input和output symbol的名字“pin_name”、“pin_name1”,將它們的名字改為Key1,LED1:

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

4、 分配管腳

為芯片分配管腳可以用QuartusII軟件里的“AssignmentsàPins”菜單,也可以用tcl腳本文件。用Tcl文件進(jìn)行配置可重用性好,易于管理,因此本文介紹用tcl的方法。對(duì)于另一種方法,可以參考QuartusII軟件的幫助文檔。在工程目錄下建立一個(gè)name為Setup.tcl的file。FileàNew,選擇other files頁(yè)面:

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

有關(guān)tcl文件的更詳盡內(nèi)容可參考QuartusII的幫助文檔,對(duì)于我們所選用的FPGA開發(fā)板SOPC開發(fā)板來說,由于不同型號(hào)的FPGA核心板的管腳與實(shí)驗(yàn)板上的引腳也不同,因此不同的核心板對(duì)應(yīng)的.tcl文件也不同(關(guān)于核心板引腳與實(shí)驗(yàn)板引腳對(duì)應(yīng)的詳細(xì)情況可以參照相關(guān)電路原理圖)。在實(shí)際項(xiàng)目中,該文件也可以根據(jù)具體管腳分配要求來改寫。

對(duì)應(yīng)于EP1C6FPGA開發(fā)板,EP1C12FPGA開發(fā)板:

#Setup.tcl

# Setup pin setting

set_global_assignment -name RESERVE_ALL_UNUSED_PINS “AS INPUT TRI-STATED”

set_global_assignment -name ENABLE_INIT_DONE_OUTPUT OFF

set_location_assignment PIN_1 -to led1

set_location_assignment PIN_122 -to key1

保存到工程目錄下,并注意在保存對(duì)話框選上“Add file to current project”選項(xiàng)。然后打開Tools -》 Tcl Scripts,選中剛才編輯的Script文件:Setup,并點(diǎn)擊Run,如下圖:

注意:建立工程時(shí)如果路徑名有中文字符或者路徑名有空格字符,則tcl Script文件將運(yùn)行不了。例如,本例建立的工程“FPGA_led_test”目錄是: C:alteraquartus51myq2projectsFPGA_led_test

如果是:C:alteraquartus51my q2projectsFPGA_led_test

在該目錄下運(yùn)行工程里的setup.tcl就會(huì)出錯(cuò)。如果使用Tools -》 Tcl Scripts,后沒有彈出“tcl Script”對(duì)話框可以試一下關(guān)了QII,再重新打開。使用TCL文件分配管腳是很方便的,用戶可以直接從相關(guān)例子工程中復(fù)制需要管腳分配表到自己的工程中,省時(shí)又方便。

Quartus.II使用簡(jiǎn)介與第一個(gè)工程實(shí)例

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • quartus
    +關(guān)注

    關(guān)注

    17

    文章

    172

    瀏覽量

    75228
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    HRTIM變頻控制輸出的第一個(gè)周期頻率異常的原因?

    在使用STM32G474CBT6的HRTIM_Mater、HRTIM_TIMER_B和HRTIM_TIMER_D輸出同步互補(bǔ)的四路輸出時(shí),關(guān)閉4路輸出和三個(gè)定時(shí)器的計(jì)數(shù)后,再次開啟時(shí)第一個(gè)周期的頻率
    發(fā)表于 04-25 06:17

    文教你構(gòu)建第一個(gè)應(yīng)用程序

    構(gòu)建第一個(gè)應(yīng)用程序 創(chuàng)建個(gè)工程 步驟 1通過如下兩種方式,打開工程創(chuàng)建向?qū)Ы缑妗? 如果當(dāng)前未打開任何
    發(fā)表于 04-24 06:41

    HRTIM變頻控制輸出的第一個(gè)周期頻率異常的原因?

    在使用STM32G474CBT6的HRTIM_Mater、HRTIM_TIMER_B和HRTIM_TIMER_D輸出同步互補(bǔ)的四路輸出時(shí),關(guān)閉4路輸出和三個(gè)定時(shí)器的計(jì)數(shù)后,再次開啟時(shí)第一個(gè)周期的頻率
    發(fā)表于 04-22 12:08

    原生鴻蒙第一個(gè)出圈的,為什么是安全?

    屬于個(gè)更加安全、可信、便捷的數(shù)字未來,也屬于今天的你我
    的頭像 發(fā)表于 01-11 15:53 ?4010次閱讀
    原生鴻蒙<b class='flag-5'>第一個(gè)</b>出圈的,為什么是安全?

    ADS1274用DRDY+TDM輸出模式下,讀到的第一個(gè)字節(jié)是無效的,為什么?

    今天調(diào)試中發(fā)現(xiàn)個(gè)問題,1274在用DRDY+TDM輸出模式下,讀到的第一個(gè)字節(jié)是無效的! 配置是4通道,在DRDY下降沿產(chǎn)生后,等待5us(采樣率25K,即間隔40us)給出SPI的SCLK
    發(fā)表于 01-08 08:17

    藍(lán)橋杯的第一個(gè)項(xiàng)目,點(diǎn)亮個(gè)LED

    第一節(jié)IO簡(jiǎn)介GPIO是通用輸入/輸出端口的簡(jiǎn)稱,是STM32可控制的引腳。GPIO的引腳與外部硬件設(shè)備連接,可實(shí)現(xiàn)與外部通訊、控制外部硬件或者采集外部硬件數(shù)據(jù)的功能。每個(gè)GPIO內(nèi)部都有這樣的
    的頭像 發(fā)表于 01-02 21:02 ?618次閱讀
    藍(lán)橋杯的<b class='flag-5'>第一個(gè)</b>項(xiàng)目,點(diǎn)亮<b class='flag-5'>一</b><b class='flag-5'>個(gè)</b>LED

    ADS1299在DAISY-CHAIN模式下只能配置第一個(gè)AD嗎,那后面幾個(gè)都是要怎么配置寄存器,都和第一個(gè)樣嗎?

    大家: 1ADS1299在DAISY-CHAIN 模式下只能配置第一個(gè)AD么,那后面幾個(gè)都是要怎么配置寄存器,都和第一個(gè)樣么? 2 手冊(cè)上寫了有關(guān)時(shí)鐘配置的問題,ADS1299在
    發(fā)表于 12-20 06:47

    DAC8734只能把第一個(gè)接收到的數(shù)字?jǐn)?shù)據(jù)輸出,有哪些原因?qū)е碌哪兀?/a>

    一個(gè)發(fā)送的數(shù)據(jù)時(shí)序沒問題。但DAC8734只能把第一個(gè)接收到的數(shù)字?jǐn)?shù)據(jù)輸出,我用的是TI公司自己的DAC8734EVM。可能有哪些原因?qū)е碌哪??是上電順序的原因嗎?
    發(fā)表于 12-19 09:17

    韓國(guó)無晶圓廠初創(chuàng)公司Panmnesia展示第一個(gè)支持CXL的AI集群

    在2024?OCP全球峰會(huì)上,開發(fā)CXL交換機(jī)SoC和CXL IP的韓國(guó)無晶圓廠初創(chuàng)公司Panmnesia展示了第一個(gè)支持CXL的AI集群,該集群采用CXL 3.1交換機(jī)。 OCP全球峰會(huì)由世界上
    的頭像 發(fā)表于 11-28 11:04 ?792次閱讀

    ADS131A04在復(fù)位后以READY字進(jìn)行響應(yīng),在第一個(gè)幀中接收到的響應(yīng)不正確,為什么?

    幀,則在第一個(gè)幀中接收到的響應(yīng)不正確,而后續(xù)響應(yīng)是正確的。為什么復(fù)位后第一個(gè)幀中的 READY 響應(yīng)不正確?
    發(fā)表于 11-25 08:11

    LMK1C1104第一個(gè)cycle在CLKOUT中丟失,為什么?

    LMK1C1104: CLKIN的第一個(gè)cycle在CLKOUT中丟失,詳情請(qǐng)參照關(guān)聯(lián)問題
    發(fā)表于 11-11 07:12

    【xG24 Matter開發(fā)套件試用體驗(yàn)】第一個(gè)LED測(cè)試工程

    /SiliconLabs/gecko_sdk/releases/tag/v4.4.4 開始第一個(gè)點(diǎn)燈工程 查看電路圖,LED0引腳PA04: 2.創(chuàng)建LED測(cè)試工程: 首先使用Type-C連接xG24設(shè)備
    發(fā)表于 09-02 23:48

    【xG24 Matter開發(fā)套件試用體驗(yàn)】4-第一個(gè)例程2

    在上篇中沒能把例程創(chuàng)建成功【xG24 Matter開發(fā)套件試用體驗(yàn)】3-第一個(gè)例程 這里繼續(xù)把過程記錄如下: 1分析問題 問題可能出在的位置只會(huì)是simplicity studio安裝或SDK安裝
    發(fā)表于 08-02 08:35

    拿下多個(gè)“世界第一”,TDK InvenSense 陀螺儀大有來頭

    作為行業(yè)的先鋒和領(lǐng)導(dǎo)者,TDK InvenSense直提供創(chuàng)新的解決方案 2006年,TDK InvenSense通過世界上第一個(gè)面向數(shù)碼相機(jī)市場(chǎng)的雙軸MEMS陀螺儀起步; 2009年,提出世界上第一個(gè)
    的頭像 發(fā)表于 07-15 09:46 ?1327次閱讀
    拿下多個(gè)“世界<b class='flag-5'>第一</b>”,TDK InvenSense 陀螺儀大有來頭

    與屏幕起發(fā)送的第一個(gè)UART數(shù)據(jù)時(shí)出現(xiàn)初始崩潰,但僅在第一次閃存時(shí)出現(xiàn),為什么?

    =0x00000000, depc=0x0 000000 ets 2013-01-8,第一個(gè)原因:2,開機(jī)模式:(1,7) ets 2013-01-8,第一個(gè)原因:4,開機(jī)模式:(1,7)
    發(fā)表于 07-09 07:39
    ckplayer
    version:X3
    about

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品