因特爾3D立體封裝成CPU轉(zhuǎn)折點(diǎn)

半個(gè)世紀(jì)以來，半導(dǎo)體行業(yè)一直在魔鬼般的摩爾定律的指導(dǎo)下飛速前進(jìn)，工藝、架構(gòu)、技術(shù)不斷翻新，但任何事情都有個(gè)變化的過程。近年來，整個(gè)半導(dǎo)體行業(yè)明顯感覺吃力了很多，很多老路已經(jīng)行不通或者跑不快了，要想繼續(xù)前行，必須拓展新思路、新方向。

比如說處理器芯片封裝，以往大家都是習(xí)慣于在一個(gè)平面上攤大餅。隨著集成模塊的多樣化、工藝技術(shù)的復(fù)雜化，這種傳統(tǒng)方式越來越難以為繼，跳出來走向3D立體的世界也就成了必然。

其實(shí)對(duì)于3D堆疊式芯片設(shè)計(jì)，大家應(yīng)該并不陌生，很多芯片領(lǐng)域都已經(jīng)做過嘗試，有的還發(fā)展得極為成熟。最典型的就是NAND閃存，3D堆疊式封裝已經(jīng)做到了驚人的96層，未來還會(huì)繼續(xù)加高，無論容量還是成本都可以更加隨心所欲，不受限制。

不過在最核心的CPU處理器方面，受制于各種因素，封裝方式一直都沒有太大突破，變來變?nèi)ヒ捕际窃谝粔K平面基板上做文章，或者是單芯片，或者是多芯片整合。

最近，Intel提出了革命性的Foveros 3D立體芯片封裝技術(shù)，首次為CPU處理器引入了3D堆疊式設(shè)計(jì)，堪稱產(chǎn)品創(chuàng)新的催化劑，或?qū)⒊蔀镃PU處理器歷史上一個(gè)重要的轉(zhuǎn)折點(diǎn)。

Intel Foveros 3D封裝技術(shù)帶來了3D堆疊的顯著優(yōu)勢(shì)，可實(shí)現(xiàn)邏輯對(duì)邏輯(logic-on-logic)的集成，為芯片設(shè)計(jì)提供極大的靈活性。

它允許在新的設(shè)備外形中“混搭”(mix and match)不同工藝、架構(gòu)、用途的技術(shù)IP模塊、各種內(nèi)存和I/O元件，使得產(chǎn)品能夠分解成更小的組合，同時(shí)將之前分散、獨(dú)立的不同模塊結(jié)合為一體，以滿足不同應(yīng)用、功耗范圍、外形尺寸的設(shè)計(jì)需求，以更低的成本實(shí)現(xiàn)更高的或者更適宜的性能。

其實(shí)在此之前，Intel曾經(jīng)應(yīng)用過一種2D集成技術(shù)“EMIB”(嵌入式多芯片互連橋接)，把不同工藝、功能的IP模塊整合到單一封裝中，相比傳統(tǒng)2D單片設(shè)計(jì)更有利于提高良品率、提升整體性能、降低成本、加快產(chǎn)品上市速度，典型產(chǎn)品代表就是集成了Intel八代酷睿CPU、AMD Vega GPU圖形核心的Kaby Lake-G系列。

Foveros則進(jìn)化到了3D集成，延續(xù)2D集成各種優(yōu)勢(shì)的同時(shí)，加上全新水平的集成密度和靈活性，首次讓邏輯芯片可以堆疊在一起，徹底顛覆并重新構(gòu)建了系統(tǒng)芯片架構(gòu)。

在Intel提供的Foveros 3D堆疊封裝示意圖上，可以清楚地看到這種蓋樓式設(shè)計(jì)的巧妙之處：

最底部的封裝基板之上，是核心的基礎(chǔ)計(jì)算芯片，再往上可以堆疊計(jì)算、視覺等各種模塊，高性能邏輯、低功耗邏輯、高密度內(nèi)存、高速內(nèi)存、傳感器、功率調(diào)節(jié)器、無線電、光電子等等，就看你需要什么了，無論是Intel IP還是第三方IP都可以和諧共處，客戶完全可以根據(jù)需要自由定制。

當(dāng)然，如何處理不同模塊之間的高速互連，確保整體性能、功耗等都處于最佳水平，無疑是非?？简?yàn)設(shè)計(jì)能力和技術(shù)實(shí)力的，TSV硅穿孔、分立式集成電路就是其中的關(guān)鍵所在。

Intel還強(qiáng)調(diào)，3D封裝不一定會(huì)降低成本，但重點(diǎn)也不在于成本，而是如何把最合適的IP放在最合適的位置上，進(jìn)行混搭，這才是真正的驅(qū)動(dòng)力。

Foveros 3D封裝技術(shù)將從2019年下半年開始，陸續(xù)出現(xiàn)在一系列產(chǎn)品中，未來也會(huì)成為Intel芯片設(shè)計(jì)的重要根基。

首款產(chǎn)品代號(hào)為“Lakefield”，也是全球第一款混合CPU架構(gòu)產(chǎn)品。Intel同時(shí)展示了基于該處理器的小型參考主板，稱其可以靈活地滿足OEM各種創(chuàng)新的設(shè)備外形設(shè)計(jì)。

Lakefield將會(huì)結(jié)合高性能的10nm運(yùn)算堆疊小芯片、低功耗的22nm FFL基礎(chǔ)硅片。首次展示的參考設(shè)計(jì)示例中，就集成了CPU處理器、GPU核心顯卡、內(nèi)存控制器、圖像處理單元、顯示引擎，以及各種各樣的I/O輸入輸出、調(diào)試和控制模塊。

作為混合x86架構(gòu)產(chǎn)品，它擁有一個(gè)10nm工藝的高性能Sunny Cove CPU核心(Ice Lake處理器就用它)，以及四個(gè)10nm工藝的低功耗Atom CPU核心，二者既有自己的獨(dú)立緩存，也共享末級(jí)緩存，同時(shí)核芯顯卡也和Ice Lake一樣進(jìn)化到第11代，不但有多達(dá)64個(gè)執(zhí)行單元，功耗也控制得非常低。

除了規(guī)格設(shè)計(jì)上的先進(jìn)，更讓人激動(dòng)和期待的是它的超小體積和超低功耗。

根據(jù)官方數(shù)據(jù)，Lakefield的封裝尺寸今有12×12毫米，也就是一個(gè)拇指指甲蓋那么大，而基于它的主板參考設(shè)計(jì)，也是Intel歷史上最為小巧的主板，可以完全滿足屏幕小于11寸的設(shè)備的需求。

功耗嘛，按照Intel早前的說法，Lakefield待機(jī)的時(shí)候只有區(qū)區(qū)0.002W，幾乎可以忽略不計(jì)，而最高功耗也不會(huì)超過7W，完全可以不需要風(fēng)扇，自然能設(shè)備做得更加輕薄。

芯片設(shè)計(jì)從2D平鋪轉(zhuǎn)向3D堆疊，這就為設(shè)備和系統(tǒng)結(jié)合使用高性能、高密度和低功耗芯片制程技術(shù)奠定了堅(jiān)實(shí)的基礎(chǔ)，也為半導(dǎo)體行業(yè)的發(fā)展和突破打開了一扇新的大門，有了更多的新思路可以探索。

Foveros 3D封裝技術(shù)的提出，充分說明Intel已經(jīng)找準(zhǔn)了未來芯片設(shè)計(jì)的新方向，不再拘泥于傳統(tǒng)框架，可以更加靈活地設(shè)計(jì)性能更強(qiáng)、功能更豐富、功耗更低、用途更靈活的不同產(chǎn)品，滿足差異化設(shè)備和市場(chǎng)需求。