這里的Block是指Block RAM和DSP48。在有些設計中,這兩者有其一或者兩者均出現(xiàn)利用率比較高的情形,而且在某一版本中可以達到時序收斂。如果后續(xù)版本并不涉及到對Block的修改,特別是不會出現(xiàn)對Block RAM位寬的修改,為了達到時序收斂,一個可行的方案就是繼承收斂版本的Block的布局。本質(zhì)上,就是復用這些Block的位置信息。在Vivado下完成這樣的操作非常簡單。
Step 1
打開布線后的設計,并找到設計中的Block,這里以Block RAM為例,查找方法如下圖所示,依次選擇Edit -> Find,即可出現(xiàn)此界面。
Step 2
固定BRAM的位置。選中第一步中找到的BRAM,點擊右鍵,選擇Fix Cells即可,如下圖所示。
Step 3
保存Block的位置信息。一旦固定了BRAM的位置,即可點擊Vivado菜單欄內(nèi)的保存按鈕,這樣就把BRAM的位置信息保存到了target約束文件中。一個小技巧是在保存之前創(chuàng)建一個新的約束文件,并把該文件設置為target約束文件,然后保存,這些信息就在該文件中,如下圖所示。
實際上,上述操作均可通過Tcl腳本完成,如下圖所示。
結論
對于Block RAM或DSP48利用率較高的情形,在時序收斂時,可繼承其位置信息。這樣,如果后續(xù)設計不牽涉到這些Block的改動,那么即可復用其位置信息,從而加速時序收斂的進程。
-
Block
+關注
關注
0文章
26瀏覽量
14893 -
BRAM
+關注
關注
0文章
41瀏覽量
11236
原文標題:如何復用原有設計中Block的位置
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
RAW block 篇
FPGA 中的Block Diagram能直接聯(lián)合Modelsim仿真嗎?
Nand Flash中的壞塊(Bad Block)
BCP中MOD子模塊如何實現(xiàn)上行CQI復用,以及RI、ACK交織
for always可以在block中合成的嗎?
請問9K Block RAM設計中那些2 9K Block RAM在哪里?
怎么使原有的封裝位置不變?
【技術干貨】PADS模塊復用(Reuse功能)使用方法
如何使用Vivado IP Block Design?
DDR走線復用分析
板內(nèi)快速復用和板間快速復用
關于thumb指令中的IT block描述
發(fā)射應用中多個高速、復用DAC的同步

評論