深度講解分析英特爾的3D封裝技術(shù)

一說到二維（2D）或三維（3D），總是讓人想到人眼視覺效果，然而在半導(dǎo)體領(lǐng)域，3D技術(shù)帶來的革命更嘆為觀止，早些年的FinFET和3D NAND只是個開始。從2018年12月初英特爾公布新架構(gòu)路線，到1月初CES 2019上拿出M.2 SSD大小的整臺電腦，這樣的速度，你不得不更上！

到底是什么決定著產(chǎn)品質(zhì)的飛越，銷量徘徊不前的PC到底路在何方？英特爾在此次CES上給了大家答案和思考。

“早”在2011年年中，英特爾推出了向空間要性能的Tri-Gate 3D晶體管技術(shù)，成為LSI取代電子管之后，半導(dǎo)體制程革命的新標(biāo)志。該技術(shù)就是今天已經(jīng)廣為各大半導(dǎo)體廠商所采用的FinFET。

從2013年開始，多家主流的Flash廠商開始陸續(xù)推出3D NAND產(chǎn)品，最早推出該類產(chǎn)品的三星稱之為V-NAND。與該技術(shù)普及相伴的是MLC向高堆疊TLC的技術(shù)演進(jìn)，SSD進(jìn)入尋常百姓家。

在這股浪潮中，英特爾和美光并不是十分積極，直到2015年才少量推出了使用相對獨(dú)特的浮柵技術(shù)的3D NAND產(chǎn)品。真正的大招是他們同時宣布，2017年初正式推出成品的3D XPoint技術(shù)，英特爾稱之為Optane（傲騰），比單純的3D NAND只講求容量增加，更多了一重性能（速度、延遲、壽命）的大幅提升。

可以說，半導(dǎo)體業(yè)界近年來每次大的技術(shù)飛越，都與3D化——從平面向空間要增長密不可分。而其中，英特爾的角色都是那么的微妙和關(guān)鍵。

剛剛公布就接近產(chǎn)品化的3D封裝技術(shù)Foveros，將用多么“了不起（Foveros希臘語含義）”的成就改變半導(dǎo)體產(chǎn)業(yè)呢？

制程（工藝）是什么？無論是英特爾推演在的14nm、剛剛宣布2019年進(jìn)入的，還是TSMC于去年下半年開始量產(chǎn)7nm，簡單的描述是線寬，是晶片組成的半導(dǎo)體里弄中的道路寬度。路窄不是問題，關(guān)鍵是一方面要能保證車輛正常通行，另一方面還要防止路兩側(cè)房間不會隔路“相望”。英特爾不斷的14nm制程優(yōu)化過程，就是路不變窄的情況下，盡可能蓋上更多的房間、住下更多的晶體管。同理，7nm的馬路雖窄，但若不能很好地隔離不同“房間”間的干擾，房間的實(shí)際面積或距離，并不能隨同制程改進(jìn)而縮小，也就是晶體管密度沒有增加，一切都等于白搭。

雖然FinFET技術(shù)已經(jīng)完全普及，但是由于大多數(shù)CPU或SoC內(nèi)部結(jié)構(gòu)復(fù)雜、同時具有電氣性能差異巨大的眾多功能模塊，F(xiàn)inFET技術(shù)只能實(shí)現(xiàn)單個晶體管，或者說柵極的空間布局，晶體管本身無法實(shí)現(xiàn)多層堆疊，即3D化。在這種情況下，CPU和SoC只能基于單片晶圓生產(chǎn)，同等制程情況下，對應(yīng)DIE的面積反映出晶體管的數(shù)量，間接地呈現(xiàn)芯片性能。這也是摩爾定律已死的理論根源。

3D封裝技術(shù)，在這里起到了革命性的作用，下面的故事有點(diǎn)像立體種植，把從面積要的產(chǎn)能改為向空間要。

立體種植晶體管，對不起，暫時還不能。3D封裝說得很清楚，就是在空間中而不是平面化封裝多個芯片。也許你會說，這有什么新鮮的，芯片堆疊技術(shù)不是老早之前就被廣泛使用了么，無論是DRAM還是NAND，都已廣泛采用堆疊技術(shù)，特別是NAND已經(jīng)從128層甚至更多層邁進(jìn)。而智能手機(jī)所使用的SiP芯片，也是將SoC與DRAM堆疊在一起的。

DRAM/NAND堆疊相對簡單，由于各層半導(dǎo)體功能特性相同，無論是地址還是數(shù)據(jù)，信號可以縱穿功能完全相同的不同樓層，就像是巨大的公寓樓中從底到頂穿梭的電梯。存儲具有Cell級別的高度相似性，同時運(yùn)行頻率相對不高，較常采用這種結(jié)構(gòu)。

SoC和DRAM芯片的堆疊，采用了內(nèi)插器或嵌入式橋接器，芯片不僅功能有別，而且連接速度高，這樣的組合甚至可以完成整個系統(tǒng)功能，因此叫SiP（System in Package）更準(zhǔn)確。SiP封裝足夠小巧緊湊，但是其中功能模塊十分固定，難以根據(jù)用戶需要自由組合IP模塊，也就是配置彈性偏低。

在去年年初，英特爾推出Kaby Lake-G令人眼前一亮，片上集成AMD Vega GPU和HBM2顯存的Kaby Lake-G讓EMIB（嵌入式多芯片互連橋接）封裝技術(shù)進(jìn)入人們眼簾，而該技術(shù)還只是2D封裝，也就是所有芯片在一個平面上鋪開。

現(xiàn)在，英特爾已準(zhǔn)備好將3D封裝引入主流市場，也就是Foveros。Foveros 3D封裝將多芯片封裝從單獨(dú)一個平面，變?yōu)榱Ⅲw式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。

多IP組合靈活（異構(gòu)），并且占用面積小、功耗低，是Foveros最顯著的特點(diǎn)。特別是結(jié)合上英特爾10nm制程，摩爾定律從晶體管密度（2D）到空間布局（3D）兩個維度得到延續(xù)。

Lakefield是英特爾在CES 2019上披露的全新客戶端平臺的代號，該平臺支持超小型主板，有利于 OEM 靈活設(shè)計(jì)，打造各種創(chuàng)新的外形設(shè)計(jì)。該平臺采用英特爾異構(gòu) 3D封裝技術(shù)，并具備英特爾混合CPU架構(gòu)功能。借助Foveros，英特爾可以靈活搭配3D堆疊獨(dú)立芯片組件和技術(shù)IP模塊，如I/O和內(nèi)存?；旌螩PU架構(gòu)將之前分散獨(dú)立的CPU內(nèi)核結(jié)合起來，支持各自在同一款10nm產(chǎn)品中相互協(xié)作：高性能Sunny Cove內(nèi)核與4個Atom內(nèi)核有機(jī)結(jié)合，可有效降低能耗。英特爾宣布預(yù)計(jì)將于2019年下半年推出使用這種全新3D堆疊技術(shù)的產(chǎn)品。

這顆Foveros 3D封裝技術(shù)打造的硬幣大小的芯片，從下至上，依次是封裝基底（Package）、底層芯片（Bottom Chip）、中介層（Active Interposer，中介層上的上層芯片可以包括各種功能，如計(jì)算、圖形、內(nèi)存、基帶等。中介層上帶有大量特殊的TSV 3D硅穿孔，負(fù)責(zé)聯(lián)通上下的焊料凸起（Solder Bump），讓上層芯片和模塊與系統(tǒng)其他部分通信。

該芯片封裝尺寸為12mm×12mm、厚1mm，而內(nèi)部3D堆疊封裝了多個模塊：基底是P1222 22FFL（22nm改進(jìn)工藝）工藝的I/O芯片；之上是P1274 10nm制程計(jì)算芯片，內(nèi)部整合了一個Sunny Cove高性能核心、4個Atom低功耗核心；PoP整合封裝的內(nèi)存芯片。據(jù)稱，整顆芯片的功耗最低只有2mW，最高不過7W，注意，這可是高性能的x86架構(gòu)芯片，不是ARM的喲！

圍繞這顆芯片制成的電腦主板尺寸縮小到一塊M.2規(guī)格SSD大小，要知道此前Core m SoC平臺主板的面積小1/2以上。

同時Sunny Cove 高性能核心將提供用于加速 AI 工作負(fù)載的全新集成功能、更多安全特性，并顯著提高并行性，以提升游戲和媒體應(yīng)用體驗(yàn)，特別是其高級媒體編碼器和解碼器，可在有限功耗內(nèi)創(chuàng)建4K視頻流和8K內(nèi)容。另外，從Ice Lake開始，英特爾承諾的直接集成Thunderbolt 3和支持Wi-Fi 6（802.11ax）等功能也將落地，全面增強(qiáng)連接性能。

此后，10nm技術(shù)將逐步拓展到桌面級產(chǎn)品領(lǐng)域、Foveros 3D封裝的Lakefield，而至強(qiáng)可擴(kuò)展（Xeon Scalable）平臺（Ice Lake-SP）則將在2020年進(jìn)行升級。

隨著東京奧運(yùn)會的臨近，英特爾的5G技術(shù)也在加緊部署。其中代號為Snow Ridge的首款10nm 5G無線接入和邊緣計(jì)算的網(wǎng)絡(luò)系統(tǒng)芯片，將把英特爾的計(jì)算架構(gòu)引入無線接入基站領(lǐng)域，從而充分讓其計(jì)算功能在網(wǎng)絡(luò)邊緣進(jìn)行分發(fā)。CES 2019上，英特爾展示了基于Snow Ridge平臺的一款小型無線基站，整個設(shè)備的體積非常小巧，而這顆芯片示Snow Ridge也采用了Foveros 3D封裝工藝，交付時間為今年下半年。

新制程與新封裝，一直是英特爾稱霸半導(dǎo)體領(lǐng)域的基石。2011年的22nm+Tri-Gate，2019年的10nm+Foveros，摩爾定律的世界依然寬廣。