分析影響PCB阻抗的主要因素和阻抗影響不同程度

摘要：通過對不同線寬、不同介質(zhì)厚度、不同介電常數(shù)變化、線路層棕化、線路補(bǔ)償?shù)扔绊懸蛩匮芯?，分析影?a target="_blank">PCB阻抗的主要因素和阻抗影響不同程度，為PCB高精度阻抗設(shè)計提供最佳建議方案。

0

前言

在IC（集成電路）集成應(yīng)用中，裝配后的PCBA（印制電路板組裝件）信號傳輸頻率（發(fā)射）高到某一定值后，將受到PCB導(dǎo)線本身的影響，從而導(dǎo)致傳輸信號的嚴(yán)重失真或完全喪失。這表明在高集成PCB導(dǎo)線所流通的不是電流，而是方波訊號或脈沖在能量上的傳輸，這種訊號傳輸時所受到的阻力稱之為“阻抗”。特別是在電子通信業(yè)對高頻、高速信號等技術(shù)的快速推廣及運用背景下，客戶對PCB的要求不僅僅是滿足物理性能，對PCB電氣性能的要求日益增加，如7%、5%阻抗公差，插入損耗控制等等。PCB制造業(yè)面臨的挑戰(zhàn)也不僅僅是加工工藝能力的考驗，更多將是對設(shè)計能力的考驗。由此可見，阻抗在IC高度集成化的PCB應(yīng)用中越來越重要。

1

試驗方法

1.1 設(shè)備與材料

設(shè)備：CITS900S4 Polar阻抗測試儀；TEKTRONIX阻抗測試儀。

材料：規(guī)格為1080、2313、2116、7628的半固化片；0.10 mm內(nèi)層芯板。

1.2 試驗項目

（1）不同線寬對單線阻抗、差分阻抗的影響；

（2）不同介質(zhì)厚度對單線阻抗、差分阻抗的影響；

（3）不同εr（介電常數(shù)）變化對單線阻抗、差分阻抗的影響；

（4）介質(zhì)厚度管控之阻抗條和單元內(nèi)阻抗控制區(qū)殘銅率的影響；

（5）線路層棕化（或黑化）對阻抗值的影響；

（6）線路補(bǔ)償對阻抗的影響。

2

結(jié)果與討論

2.1 線寬變化對單線阻抗、差分阻抗的影響

線寬控制是影響PCB阻抗控制精度的重要因素。采用不同半固化片、阻抗線寬測試對阻抗的影響，如表1、表2所列。

半固化厚度越厚，線寬的寬度變化對阻抗值的影響越小。半固化厚度越薄，線寬的寬度變化對阻抗值的影響越大。特別是介質(zhì)層中如果使用單張1080或更薄的半固化片作為阻抗線的介質(zhì)層時，需要特別注意管控阻抗線寬的波動范圍。

2.2 介質(zhì)厚度對單線阻抗、差分阻抗的影響

介質(zhì)厚度對阻抗精度有很大的影響，介質(zhì)厚度包括芯板的介質(zhì)層厚度和半固化片壓合后的厚度。采取不同半固化片和介質(zhì)厚度分析對阻抗的影響，如表3、表4所列。

介質(zhì)層厚度越薄，介質(zhì)層厚度的波動對阻抗線阻值的影響越大；介質(zhì)層厚度越厚，介質(zhì)層厚度的波動對阻抗線阻值的影響越??；特別是介質(zhì)層中如果使用單張1080或更薄的半固化片作為阻抗線的參考層對應(yīng)的介質(zhì)層時，需要特別注意管控此介質(zhì)層厚度的波動范圍。

2.3 不同ε（介電常數(shù)）對單線阻抗、差分阻抗的影響

采取不同半固化片的介電常數(shù)分析對阻抗的影響，如表5、表6所列。

介電常數(shù)每變化0.1時，對單線阻抗線阻抗值的影響約為10%；對差分阻抗線的阻抗值影響約為8%。

2.4 介質(zhì)厚度管控之阻抗條和單元內(nèi)阻抗控制區(qū)的殘銅率對阻抗的影響

介質(zhì)厚度＝半固化片厚度-銅厚*（100%-殘銅率），因此，在相同半固化片結(jié)構(gòu)下，影響介質(zhì)層厚度的其中一個主要因素為殘銅率，而殘銅率與Gerber圖形設(shè)計相關(guān)聯(lián)。因此要區(qū)分阻抗線所在位置的殘銅率大小。

以下為不同殘銅率對介質(zhì)厚度的影響度。以1080半固化片的理論厚度0.083 mm，內(nèi)層銅厚35 μm為例，不同的殘銅率變化對介質(zhì)厚度的影響度如表7所述。

從表7可知，殘銅率每改變10%，介質(zhì)厚度將改變4.2%，對差分阻抗線寬/線距（0.10 mm/0.152 mm）的阻抗值影響度為2.08~2.38 ohm。若阻抗中值為76 ohm，阻抗公差按±10%（7.6ohm）管控，則殘銅率每改變10%時，對阻抗值偏差的貢獻(xiàn)度為26%~31%。

為了讓阻抗測試專用測試板上的阻抗值（CITS900S4 Polar阻抗測試儀只能使用專用測試板）更接近于單元內(nèi)的阻抗值，在工程設(shè)計時阻抗測試板與單元內(nèi)的殘銅率應(yīng)盡量保持一致。當(dāng)阻抗測試板的殘銅率與單元內(nèi)的殘銅率極差達(dá)到5%以上時，阻抗測試板上的阻抗線寬設(shè)計與單元內(nèi)的阻抗線寬設(shè)計需分開制作。如圖1這種阻抗線分布的情形，在計算殘銅率時不能按整個單片的面積大小來計算殘銅率，而應(yīng)該根據(jù)阻抗線分布的區(qū)域銅面范圍來計算殘銅率。

2.5 內(nèi)層芯板棕化對阻抗值的影響

為了增加內(nèi)層銅面與半固化片的結(jié)合力，壓合之前需要對內(nèi)層圖形做棕化或黑化。通過對銅表面進(jìn)行微蝕，同時對阻抗線也會作相應(yīng)的蝕刻處理，經(jīng)切片分析棕化前與棕化后將有3 μm~5μm的線寬減少量。對于精細(xì)密的阻抗線的阻抗值影響約3.1Ω。棕化微蝕對阻抗值的影響度比重占阻抗公差的30%以上，因此，工程在阻抗線補(bǔ)償時需要增加棕化補(bǔ)償（通常是補(bǔ)償值的1/4），內(nèi)層銅厚為35 mm時正常補(bǔ)償0.02 mm后再加補(bǔ)0.005 mm。

2.6 線路補(bǔ)償對阻抗的影響

圖2是高亮顯示的阻抗線，如果補(bǔ)償量與其他板內(nèi)的線一樣進(jìn)行補(bǔ)償，因其分布在相對獨立的區(qū)域，蝕刻后的板容易出現(xiàn)局部阻抗線線幼的問題，阻抗會局部偏大。

圖2高亮顯示的阻抗線工作稿設(shè)計線寬/線距為0.094 mm/0.109 mm，目標(biāo)管控阻抗值（85±8.5）Ω。使用TEKTRONIX阻抗測試儀測量板內(nèi)此組阻抗線，阻值為91.25Ω~95.5Ω，最大值超出阻抗管控規(guī)格，同時阻抗值的波動范圍為4.25Ω，如圖3所示。

從切片數(shù)據(jù)（圖4）分析來看，在各項影響阻抗值的因素中，外層線寬超出管控值的下限，介質(zhì)厚度超出上限，其它可能產(chǎn)生變異的因素數(shù)據(jù)相對比較穩(wěn)定，從阻抗分析的影響因素來看，主要是線幼和介質(zhì)層超厚導(dǎo)致阻抗偏大。

將外層切片數(shù)據(jù)代入阻抗計算模型，如圖5所示。對阻抗各影響因素進(jìn)行層別分析，可以發(fā)現(xiàn)，當(dāng)介質(zhì)層很薄時，阻抗線寬對阻值的影響度很大。因此，在工程設(shè)計時對不同的阻抗線寬應(yīng)進(jìn)行區(qū)分補(bǔ)償，特別是密集區(qū)、稀疏區(qū)、獨立區(qū)應(yīng)該進(jìn)行分段補(bǔ)償。即使是同一組線或同一根線，也需要按其在PCB上的區(qū)域分布進(jìn)行區(qū)分補(bǔ)償，這樣才能使阻抗值的波動范圍盡量的減小。

2.7 小結(jié)

通過上述試驗和分析，影響PCB阻抗的主要因素和阻抗影響不同程度，如表8所列。

3

結(jié)論

通過上述試驗和分析，高精度阻抗在設(shè)計時應(yīng)根據(jù)不同半固化片類型來管控阻抗，建議管控方案如下：

（1）當(dāng)半固化片的厚度越薄時，需要管控介質(zhì)層厚度的波動范圍，主要從阻抗線的圖形分布，來確定殘銅率的計算。

（2）當(dāng)半固化片的厚度越薄時，需要管控阻抗線寬的波動范圍，主要從阻抗線的圖形分布，來確定分段補(bǔ)償?shù)姆绞健Ｍ瑫r對于內(nèi)層阻抗，根據(jù)棕化前處理的微蝕量對阻抗線寬進(jìn)行補(bǔ)償。

（3）當(dāng)ε值偏離真實的ε值達(dá)到0.5時，對阻抗值的公差范圍影響度接近50%，因此在實際生產(chǎn)中，應(yīng)根據(jù)實際生產(chǎn)結(jié)果來反推ε值，讓ε值穩(wěn)定在0.1的波動范圍。