8位MCU架構(gòu)的應(yīng)用優(yōu)勢介紹

8位MCU架構(gòu)的進(jìn)化變化正在幫助他們在整個(gè)MCU市場的單位銷售方面保持領(lǐng)先地位。在許多應(yīng)用中，8位MCU成功地抵御了來自32位MCU的競爭 - 而不僅僅是在設(shè)計(jì)需要非常小的外形尺寸，超低能耗，低引腳輸出和極低價(jià)格的情況下。在某些情況下，8位MCU實(shí)際上勝過其32位競爭對手。

市場分析公司IC Insights，亞利桑那州鳳凰城預(yù)測，8位MCU將繼續(xù)擁有微控制器業(yè)務(wù)中最大的單位出貨量，直到另一方面，32位MCU的出貨量增長率為9.5％ - 比8位設(shè)備的年度百分比高得多。

一些架構(gòu)變化 - 例如使8位MCU變得更容易C代碼中的程序 - 屬于跟上不斷變化的世界的范疇。其他變化對它們有“回到未來”的感覺，例如回歸到閉環(huán)反饋控制的概念，MCU的外圍設(shè)備在沒有CPU干預(yù)的情況下執(zhí)行任務(wù)。

自主MCU外設(shè)已經(jīng)存在了相當(dāng)長的一段時(shí)間，但專門用于完全支持其8位產(chǎn)品線的MCU供應(yīng)商不斷添加復(fù)雜的技術(shù)，將術(shù)語“自主外設(shè)”的含義轉(zhuǎn)變?yōu)樾碌念I(lǐng)域。

可配置邏輯單元

最新的創(chuàng)新產(chǎn)品來自于Microchip公司稱之為“功能支持”。它始于“獨(dú)立于核心的外設(shè)”的概念 - 專門設(shè)計(jì)用于在沒有CPU干預(yù)的情況下盡可能多地工作的外設(shè) - 并在必要時(shí)有效地相互通信。 》使用可配置邏輯單元（CLC）實(shí)現(xiàn)增強(qiáng)的外設(shè)到外設(shè)通信。 Microchip的芯片架構(gòu)師創(chuàng)造了這種通信靈活性，以便嵌入式系統(tǒng)設(shè)計(jì)人員可以使用與內(nèi)核無關(guān)的外設(shè)在硬件中實(shí)現(xiàn)閉環(huán)反饋控制系統(tǒng)。除了減輕CPU的處理負(fù)荷之外，還有其他好處，包括：更快的響應(yīng)時(shí)間，更少的應(yīng)用代碼行，更低的能耗以及更低的MCU內(nèi)存要求。

CLC模塊有8個(gè)信號可用作輸入可配置邏輯單元和每個(gè)輸入信號可以隨設(shè)備而變化。一次最多可以選擇四個(gè)輸入，這可以使用四個(gè)8輸入多路復(fù)用器將輸入信號傳遞到CLC的數(shù)據(jù)門控級。圖1顯示了使用CLCxSEL0和CLCxSEL1寄存器選擇輸入信號的CLC的初始配置步驟。使用配置工具的后續(xù)步驟創(chuàng)建了CLC的完整功能。

圖1：可配置邏輯在配置的第一階段的單元格。

閉環(huán)控制

功能啟用概念首先要確定可能存在于任何嵌入式應(yīng)用程序中的常見功能組件。這些包括：電源轉(zhuǎn)換，定時(shí)，傳感器接口，電機(jī)控制，輸出和信號生成，通信，人機(jī)接口和安全（例如，遵守涉及軟件中斷的規(guī)定）。重要的是要注意Microchip的功能啟用將“自治外圍設(shè)備”一詞的含義移到新的領(lǐng)域。由于CLC以及在芯片上實(shí)現(xiàn)與內(nèi)核無關(guān)的外設(shè)的方式，結(jié)果不僅僅是外圍設(shè)備或多或少獨(dú)立地執(zhí)行單個(gè)功能。相反，外設(shè) - 或外設(shè)組合 - 可以根據(jù)設(shè)計(jì)人員的需要?jiǎng)討B(tài)組合。

應(yīng)用

用于不同目的的與內(nèi)核無關(guān)的外設(shè)的一個(gè)例子是Microchip的數(shù)控振蕩器（NCO）。雖然它通常用于照明控制應(yīng)用，但它也可以與設(shè)備上的其他現(xiàn)有外設(shè)結(jié)合使用，以實(shí)現(xiàn)某些類型的數(shù)據(jù)傳輸/接收應(yīng)用，甚至可以實(shí)現(xiàn)更高分辨率的PWM。

傳統(tǒng)的PWM開始失去有效的分辨率相對較低的開關(guān)頻率。例如，具有16 MHz系統(tǒng)時(shí)鐘速度的傳統(tǒng)PWM可實(shí)現(xiàn)的脈沖寬度的最小增量變化為62.5 ns。如果最快的PWM時(shí)鐘是振蕩器頻率的四分之一（FOSC/4），則增加到250 ns。通過將數(shù)字控制振蕩器（NCO）與CLC結(jié)合使用，可以在具有獨(dú)立于內(nèi)核的外設(shè)的MCU上構(gòu)建PWM增量脈沖寬度變化小至15 ps的PWM。

簡化模塊圖2顯示了這種技術(shù)的示意圖。輸出控制器模塊基于CLC。雖然NCO本身無法產(chǎn)生PWM信號，但可以通過添加基于CLC的輸出控制器來改變其行為以產(chǎn)生所需的PWM輸出。 NCO確定脈沖寬度。傳統(tǒng)的片上PWM可以用作時(shí)鐘源來觸發(fā)PWM周期。

CLC中的控制邏輯用于在開關(guān)時(shí)鐘指示下一個(gè)脈沖的時(shí)間時(shí)設(shè)置輸出。一旦NCO溢出，CLC就會(huì)清除輸出以完成脈沖。

圖2：使用基于NCO和CLC的輸出控制器實(shí)現(xiàn)的高分辨率PWM。

任何數(shù)量的時(shí)鐘源都可以可以使用（例如，定時(shí)器或甚至外部信號），并且在一些應(yīng)用中，外部觸發(fā)可能是啟動(dòng)脈沖的最佳選擇。例如，零電流檢測電路在構(gòu)建電源時(shí)是合適的。 PIC16F1509-I/SS是PIC16F1509-I/SS集成CLC，PWM和NCO模塊的工作在此類應(yīng)用中的獨(dú)立于內(nèi)核的MCU的一個(gè)例子。

為了開始使用這種類型的設(shè)計(jì)方法，PIC10F32X開發(fā)板是一個(gè)有用的工具。它采用NCO和CLC演示軟件進(jìn)行工廠編程，并包含用于應(yīng)用開發(fā)的原型區(qū)域。雖然創(chuàng)建帶外圍設(shè)備的閉環(huán)反饋控制系統(tǒng)的策略有許多優(yōu)點(diǎn)，但有時(shí)需要CPU干預(yù) - 當(dāng)系統(tǒng)是例如，體驗(yàn)不典型的行為。硬件限制計(jì)時(shí)器解決了這種可能性。

大多數(shù)外圍設(shè)備都會(huì)啟動(dòng)某種活動(dòng)，但硬件限制計(jì)時(shí)器通常用于等待事件發(fā)生 - 并執(zhí)行某些操作以響應(yīng)未發(fā)生的事件。保護(hù)MOSFET免受電源應(yīng)用損壞是一個(gè)很好的例子.LED照明應(yīng)用需要相當(dāng)高分辨率的電源。使用Microchip的獨(dú)立于內(nèi)核的外設(shè)，可以將PWM配置為在正常情況下驅(qū)動(dòng)FET對而無需CPU干預(yù)。如果PWM無法關(guān)閉，可以使用硬件限制定時(shí)器，運(yùn)算放大器和比較器來確保MOSFET不會(huì)損壞。

定時(shí)器的基本工作是監(jiān)控PWM是否關(guān)閉在正常操作之后的一定間隔之后。如果沒有，硬件限制定時(shí)器會(huì)觸發(fā)一個(gè)中斷，要求CPU檢查異常的原因，這可能是一個(gè)小故障或更嚴(yán)重的事情。

如果CPU確定條件是PWM的條件應(yīng)該關(guān)閉，整個(gè)關(guān)閉操作大約需要80 ns，因?yàn)樗窃谟布袌?zhí)行的：比較器可以在50 ns內(nèi)翻轉(zhuǎn);考慮到集成運(yùn)算放大器的壓擺率又增加了30 ns。

軟件實(shí)現(xiàn)速度不會(huì)那么快，因?yàn)榘l(fā)出中斷所需的時(shí)間延遲為兩個(gè)或三個(gè)時(shí)鐘周期加上所需的時(shí)間發(fā)出指示。在某些情況下，也可能存在由更高優(yōu)先級中斷引起的延遲。

Microchip的8位PIC16F170X/171X系列是首批采用獨(dú)立于內(nèi)核的外設(shè)之一。該系列的成員可用于許多應(yīng)用，包括智能照明控制。典型的選擇可能是PIC16F1703-I/SL。

配套產(chǎn)品是DM330014 LED照明開發(fā)套件。

32位挑戰(zhàn)

在8位和32位MCU競爭的應(yīng)用中， 32位倡導(dǎo)者的觀點(diǎn)是，他們的低端設(shè)備與8位MCU相比具有價(jià)格競爭力（而且在大批量采購中，它們的價(jià)格甚至可能更低）。然而，仔細(xì)研究與8位MCU相比具有成本競爭力的32位MCU，表明它們是僅集成基本外設(shè)的低端設(shè)備。然而，添加更多外設(shè)會(huì)增加成本，因此將低端32位器件與外設(shè)豐富的8位器件相匹配可能并不總是能夠?qū)崿F(xiàn)比較。

低端32位MCU是留下一個(gè)替代方案：在軟件中執(zhí)行具有一系列外圍設(shè)備的8位設(shè)備在硬件中的效率更高。也就是說，更少的代碼行，更快的響應(yīng)時(shí)間，更快的應(yīng)用程序上市時(shí)間以及更低的能耗，因?yàn)楦嗟膱?zhí)行指令需要更多的時(shí)鐘周期。在硬件中更快地執(zhí)行功能還允許MCU更快地進(jìn)入睡眠模式 - 并保持更長的時(shí)間。

指令集和流水線技術(shù)雖然Microchip可以歸功于8位架構(gòu)的最新創(chuàng)新，但它可以通過并非意味著唯一一家致力于使8位MCU能夠提供卓越性能的公司。

Silicon Labs將基本的8051 MCU架構(gòu)重新構(gòu)建為具有Fetch/Decode的流水線復(fù)雜指令集計(jì)算（CISC）設(shè)備/執(zhí)行管道階段。

指令集架構(gòu)已經(jīng)過修改，以最大化指令吞吐量，同時(shí)保持100％的目標(biāo)代碼兼容性。這種“硬連線”實(shí)現(xiàn)提供了許多優(yōu)于原始微編碼版本的優(yōu)勢。

Silicon Labs的指令集本身也在不斷發(fā)展。它現(xiàn)在映射到兩級流水線增加的吞吐量并保持8位程序存儲(chǔ)器寬度。結(jié)果是MCU在1或2個(gè)時(shí)鐘周期內(nèi)執(zhí)行大多數(shù)指令，并提供原始8051內(nèi)核20至25倍的性能。

流水線架構(gòu)提供的計(jì)算性能可以與更高級的CPU架構(gòu)相媲美。例如，大多數(shù)基于RISC的MCU都是基于寄存器的，并且只允許對存儲(chǔ)在寄存器文件中的值進(jìn)行算術(shù)邏輯單元（ALU）操作。這意味著為了將兩個(gè)值“和”在一起，必須先將這些值移動(dòng)到寄存器文件中，然后才能對它們進(jìn)行操作。另一方面，Silicon Labs的8051架構(gòu)直接對存儲(chǔ)在外設(shè)寄存器中的值執(zhí)行此操作。這使得MCU能夠執(zhí)行快速控制功能。

除了主動(dòng)支持其8位產(chǎn)品線外，Silicon Labs還在低功耗運(yùn)營方面開辟了市場領(lǐng)域。其C8051F96x系列的成員，如C8501F969-A-GM，集成了片上DC-DC轉(zhuǎn)換器，可將有源模式功率降低40％，并提供比線性穩(wěn)壓器更高效的電壓轉(zhuǎn)換，從而延長移動(dòng)應(yīng)用和應(yīng)用的電池壽命主電源不可用的地方。

結(jié)論

雖然8位MCU正在被32位MCU大量替換用于計(jì)算密集型應(yīng)用，但它們?nèi)匀粸橄到y(tǒng)設(shè)計(jì)人員提供了許多有吸引力的功能。擁有強(qiáng)大的8位產(chǎn)品線的IC公司已經(jīng)成功地發(fā)展了架構(gòu)和指令集，以保持8位MCU的競爭力。也許最重要的創(chuàng)新是在片上外設(shè)領(lǐng)域提供硬件執(zhí)行，而具有價(jià)格競爭力的32位MCU必須在軟件中執(zhí)行。外設(shè)和新型外設(shè)之間通信的增強(qiáng)技術(shù)使8位器件在需要低能耗的成本敏感型應(yīng)用中具有更大的優(yōu)勢。