0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

那么CAN總線邊沿時(shí)間標(biāo)準(zhǔn)是什么 如何測(cè)量邊沿時(shí)間

AGk5_ZLG_zhiyua ? 來(lái)源:未知 ? 作者:胡薇 ? 2018-11-23 14:04 ? 次閱讀

CAN測(cè)試邊沿時(shí)間意義

目前在國(guó)內(nèi)汽車電子行業(yè)沒(méi)有明確的標(biāo)準(zhǔn),也就造成汽車零配件質(zhì)量良莠不齊,零配件整裝到汽車上將會(huì)造成CAN總線通信異常,給汽車駕駛帶來(lái)安全隱患。如下是GMW3122信號(hào)邊沿標(biāo)準(zhǔn)對(duì)CAN總線邊沿的規(guī)范要求。

表中根據(jù)需求不同,波特率不同分為高速CAN、中速CAN。測(cè)試的是信號(hào)邊沿時(shí)間,邊沿時(shí)間是指隱性電平到顯性電平時(shí)間和顯性電平到隱性電平變化的總時(shí)間。隱性電平(邏輯值0)到顯性電平(邏輯值1)時(shí)間為上升沿,顯性電平到隱性電平為下降沿。

邊沿時(shí)間分為上升沿時(shí)間、下降沿時(shí)間。下降沿時(shí)間是按照電壓(20%~80%電壓區(qū)間,有些按照10%~90%電壓區(qū)間測(cè)量邊沿時(shí)間,文中以20%~80%電壓區(qū)間測(cè)量邊沿時(shí)間)。表中給出時(shí)間范圍,如果超出規(guī)定時(shí)間,會(huì)造成波形位寬增加,采樣點(diǎn)取值不準(zhǔn)確,波特率異常,出現(xiàn)大量錯(cuò)誤幀,一直重發(fā)數(shù)據(jù)幀也會(huì)造成CAN總線通信癱瘓。

由于現(xiàn)場(chǎng)總線過(guò)長(zhǎng),導(dǎo)致總線上掛載電容增加,從而導(dǎo)致線路阻抗增加。在邊沿時(shí)間測(cè)試需要考慮電阻與電容匹配。模擬測(cè)試線路短,需要人為添加電容來(lái)模擬現(xiàn)場(chǎng)存在實(shí)際情況。在上表中典型值是根據(jù)現(xiàn)場(chǎng)電容、電阻得出的常用值。

CAN邊沿時(shí)間測(cè)試步驟

1、示波器測(cè)試CAN波形

用示波器采集CAN總線波形,設(shè)置幅值光標(biāo)為20%~80%,記錄上升沿的時(shí)間、下降沿時(shí)間;

記錄多次數(shù)據(jù),確認(rèn)每次求得上升沿、下降沿時(shí)間都在標(biāo)準(zhǔn)范圍內(nèi)。

2、CAN測(cè)試問(wèn)題

只使用示波器測(cè)量CAN邊沿時(shí)間,需要人為操作記錄多次時(shí)間。整車CAN總線擁有多個(gè)零部件,測(cè)試CAN邊沿時(shí)間需要花費(fèi)大量時(shí)間以及人力,而這還只是整車CAN一致性測(cè)試的其中一項(xiàng),完成全部測(cè)試要求,需要一個(gè)人測(cè)試三天。隨著效率要求越來(lái)越高,整車廠更希望將時(shí)間花費(fèi)在研發(fā)汽車應(yīng)用新技術(shù)。

CANDT

基于汽車行業(yè)對(duì)CAN總線測(cè)試手段繁雜,ZLG致遠(yuǎn)電子自主研發(fā)的CANDT一致性測(cè)試系統(tǒng),可構(gòu)建CAN總線安全保障體系,自動(dòng)化完成CAN總線物理層、鏈路層及應(yīng)用層自動(dòng)化測(cè)試。保證整車安全三步曲如下:

步驟一:CAN一致性自動(dòng)化測(cè)試

通過(guò)將汽車或節(jié)點(diǎn)零部件接入CAN一致性測(cè)試系統(tǒng),可自動(dòng)化完成CAN總線物理層、鏈路層等自動(dòng)化測(cè)試,覆蓋主流主機(jī)廠標(biāo)準(zhǔn)要求,保障整車CAN總線安全穩(wěn)定。

步驟二:詳細(xì)測(cè)試報(bào)表導(dǎo)出

單節(jié)點(diǎn)測(cè)試完成之后,可自動(dòng)化到處詳細(xì)CAN一致性測(cè)試報(bào)表,其包含測(cè)試標(biāo)準(zhǔn)引用,評(píng)判依據(jù),判斷結(jié)果等數(shù)據(jù),準(zhǔn)確判斷節(jié)點(diǎn)工作情況,一目了然,可作為主機(jī)廠準(zhǔn)入依據(jù)。

步驟三:CAN總線故障定位及排查解決

新能源汽車主機(jī)廠和零部件企業(yè)在CANDT一致性測(cè)試后,對(duì)于測(cè)試報(bào)告中顯示測(cè)試不通過(guò)的問(wèn)題,可以用CANScope進(jìn)行故障定位和排查,加快CAN總線穩(wěn)定的研發(fā)速度。

測(cè)試結(jié)果:保障整車CAN網(wǎng)絡(luò)安全

新能源汽車CAN節(jié)點(diǎn)在通過(guò)一致性測(cè)試后,質(zhì)量高度一致,避免了CAN節(jié)點(diǎn)良莠不齊帶來(lái)的安全隱患問(wèn)題,從而保證了整車CAN網(wǎng)絡(luò)的安全統(tǒng)一。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 新能源汽車
    +關(guān)注

    關(guān)注

    141

    文章

    10536

    瀏覽量

    99496
  • CAN總線
    +關(guān)注

    關(guān)注

    145

    文章

    1951

    瀏覽量

    130763
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA設(shè)計(jì)經(jīng)驗(yàn):邊沿檢測(cè)

    在同步電路設(shè)計(jì)中,邊沿檢測(cè)是必不可少的!
    發(fā)表于 08-16 15:19 ?1914次閱讀
    FPGA設(shè)計(jì)經(jīng)驗(yàn):<b class='flag-5'>邊沿</b>檢測(cè)

    邊沿觸發(fā)有效時(shí)間是多少

    在PIC16系列的MCU中,都有一個(gè)外中斷腳INT,可以進(jìn)行邊沿觸發(fā),我想問(wèn)一下,上升沿或下降沿觸發(fā)時(shí)對(duì)信號(hào)由低到高或由高到低有效時(shí)間是多少?
    發(fā)表于 08-13 11:42

    CAN總線信號(hào)傳輸?shù)奈欢〞r(shí)與位同步理論

    通過(guò)足夠的空閑時(shí)間(“相位緩沖段”)來(lái)補(bǔ)償。 由于CAN協(xié)議使用非破壞性的位總線仲裁和顯性應(yīng)答位,信號(hào)從發(fā)送器傳輸?shù)浇邮掌髟俜祷氐浇邮掌鞅仨氃谝粋€(gè)位時(shí)間內(nèi)完成。因此除了保留用于同步的
    發(fā)表于 08-15 15:59

    CAN總線冷知識(shí)-邊沿臺(tái)階是怎么來(lái)的?

    歷的時(shí)間作為邊沿時(shí)間,仿真了DUT接入CAN網(wǎng)絡(luò)時(shí)可能會(huì)受到的容抗影響,以使測(cè)量結(jié)果更具有實(shí)際意義。分別在CANDT仿真的小電容、大電容負(fù)載
    發(fā)表于 10-07 07:00

    CAN信號(hào)不穩(wěn)定?“罪魁禍?zhǔn)住?b class='flag-5'>邊沿臺(tái)階不可忽視

    %所經(jīng)歷的時(shí)間作為邊沿時(shí)間,仿真了DUT接入CAN網(wǎng)絡(luò)時(shí)可能會(huì)受到的容抗影響,以使測(cè)量結(jié)果更具有實(shí)際意義。分別在CANDT仿真的小電容、大電
    發(fā)表于 10-24 07:00

    如何準(zhǔn)確測(cè)量CAN節(jié)點(diǎn)的信號(hào)邊沿參數(shù)?

    如何準(zhǔn)確測(cè)量CAN節(jié)點(diǎn)的信號(hào)邊沿參數(shù)?
    發(fā)表于 05-08 06:27

    CMOS觸發(fā)器在CP邊沿的工作特性研究

    CMOS觸發(fā)器在CP邊沿的工作特性研究  對(duì)時(shí)鐘脈沖(簡(jiǎn)稱CP)邊沿時(shí)間的要求,是觸發(fā)器品質(zhì)評(píng)價(jià)的重要指標(biāo)之一。觸發(fā)器只有在CP邊沿陡峭(短的
    發(fā)表于 10-17 08:52 ?1989次閱讀
    CMOS觸發(fā)器在CP<b class='flag-5'>邊沿</b>的工作特性研究

    邊沿觸發(fā)SR觸發(fā)器

    可以將電平觸發(fā)器轉(zhuǎn)換成更為靈活的邊沿觸發(fā)器(采用時(shí)間控制方法)。邊沿觸發(fā)器只在上升沿或下降沿處對(duì)輸入采樣。這種轉(zhuǎn)換可以這樣來(lái)實(shí)現(xiàn):將原來(lái)的時(shí)鐘信
    發(fā)表于 08-10 11:10 ?6453次閱讀
    <b class='flag-5'>邊沿</b>觸發(fā)SR觸發(fā)器

    電平觸發(fā)和邊沿觸發(fā)的區(qū)別

    邊沿觸發(fā)一般時(shí)間短,邊沿觸發(fā)一般時(shí)間都是us級(jí)的,響應(yīng)要快的,而電平觸發(fā)只須是高和低就可以了,沒(méi)時(shí)間要求,比如10s
    發(fā)表于 11-14 11:38 ?3.1w次閱讀
    電平觸發(fā)和<b class='flag-5'>邊沿</b>觸發(fā)的區(qū)別

    什么是邊沿觸發(fā)器_邊沿D觸發(fā)器介紹

    邊沿觸發(fā)器,指的是接收時(shí)鐘脈沖CP 的某一約定跳變(正跳變或負(fù)跳變)來(lái)到時(shí)的輸入數(shù)據(jù)。在CP=l 及CP=0 期間以及CP非約定跳變到來(lái)時(shí),觸發(fā)器不接收數(shù)據(jù)的觸發(fā)器。具有下列特點(diǎn)的觸發(fā)器稱為邊沿觸發(fā)方式觸發(fā)器,簡(jiǎn)稱邊沿觸發(fā)器。
    發(fā)表于 01-31 09:02 ?7.2w次閱讀
    什么是<b class='flag-5'>邊沿</b>觸發(fā)器_<b class='flag-5'>邊沿</b>D觸發(fā)器介紹

    CAN總線邊沿時(shí)間標(biāo)準(zhǔn)是什么?邊沿時(shí)間如何測(cè)量呢?

    邊沿時(shí)間分為上升沿時(shí)間、下降沿時(shí)間。下降沿時(shí)間是按照電壓(20%~80%電壓區(qū)間,有些按照10%~90%電壓區(qū)間
    的頭像 發(fā)表于 09-22 08:51 ?2w次閱讀
    <b class='flag-5'>CAN</b><b class='flag-5'>總線</b><b class='flag-5'>邊沿</b><b class='flag-5'>時(shí)間</b><b class='flag-5'>標(biāo)準(zhǔn)是</b>什么?<b class='flag-5'>邊沿</b><b class='flag-5'>時(shí)間</b>如何<b class='flag-5'>測(cè)量</b>呢?

    基于CAN節(jié)點(diǎn)的信號(hào)邊沿參數(shù)測(cè)量方案

    CAN總線設(shè)計(jì)規(guī)范對(duì)于CAN節(jié)點(diǎn)的信號(hào)邊沿各項(xiàng)參數(shù)都有著嚴(yán)格的規(guī)定,如果不符合規(guī)范,則在現(xiàn)場(chǎng)組網(wǎng)后容易出現(xiàn)不正常的工作狀態(tài),各節(jié)點(diǎn)間出現(xiàn)通信故障。具體要求如表 1所示,為測(cè)試
    發(fā)表于 05-17 15:18 ?1216次閱讀
    基于<b class='flag-5'>CAN</b>節(jié)點(diǎn)的信號(hào)<b class='flag-5'>邊沿</b>參數(shù)<b class='flag-5'>測(cè)量</b>方案

    一文詳解邊沿觸發(fā)器

    在時(shí)鐘為穩(wěn)定的0或1期間,輸入信號(hào)都不能進(jìn)入觸發(fā)器,觸發(fā)器的新?tīng)顟B(tài)僅決定于時(shí)鐘脈沖有效邊沿到達(dá)前一瞬間以及到達(dá)后極短一段時(shí)間內(nèi)的輸入信號(hào). 邊沿觸發(fā)器具有較好的抗干擾性能。
    的頭像 發(fā)表于 03-16 15:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>邊沿</b>觸發(fā)器

    Verilog邊沿檢測(cè)的基本原理和代碼實(shí)現(xiàn)

    本文將從Verilog和邊沿檢測(cè)的基本概念入手,介紹Verilog邊沿檢測(cè)的原理和應(yīng)用代碼示例。
    的頭像 發(fā)表于 05-12 17:05 ?3992次閱讀
    Verilog<b class='flag-5'>邊沿</b>檢測(cè)的基本原理和代碼實(shí)現(xiàn)

    Verilog實(shí)現(xiàn)邊沿檢測(cè)的原理

    邊沿檢測(cè)大致分為:上升沿檢測(cè),下降沿檢測(cè)和,雙沿檢測(cè)。原理都是通過(guò)比輸入信號(hào)快很多的時(shí)鐘去采集信號(hào),當(dāng)出現(xiàn)兩個(gè)連續(xù)的采集值不等的時(shí)候就是邊沿產(chǎn)生處。
    的頭像 發(fā)表于 06-28 15:19 ?3174次閱讀
    Verilog實(shí)現(xiàn)<b class='flag-5'>邊沿</b>檢測(cè)的原理