賽靈思推出能提供FPGA設(shè)計(jì)工具和IP的ISE設(shè)計(jì)套件

賽靈思公司推出ISE設(shè)計(jì)套件11.1版本（ISE Design Suite 11.1）。這一FPGA設(shè)計(jì)解決方案在業(yè)界率先為邏輯、數(shù)字信號(hào)處理、嵌入式處理以及系統(tǒng)級(jí)設(shè)計(jì)提供了完全可互操作的領(lǐng)域?qū)Ｓ迷O(shè)計(jì)流程和工具配置。 該新版本為面向多種市場(chǎng)和應(yīng)用的基于FPGA的片上系統(tǒng)解決方案提供了更簡(jiǎn)單、更智能的設(shè)計(jì)方法。賽靈思公司致力于為設(shè)計(jì)人員提供目標(biāo)設(shè)計(jì)平臺(tái)，而ISE 設(shè)計(jì)套件 11.1版本的推出是一個(gè)重要的里程碑。

為更好地滿足當(dāng)前異常多元化的FPGA應(yīng)用對(duì)先進(jìn)FPGA設(shè)計(jì)技術(shù)的需求，賽靈思公司此次推出的ISE設(shè)計(jì)套件創(chuàng)新性地提供了四個(gè)針對(duì)特定領(lǐng)域而優(yōu)化的配置版本：邏輯版本（Logic Edition）、DSP版本（DSP EdiTIon）、嵌入式版本（Embedded EdiTIon）和系統(tǒng)版本（System EdiTIon）。 每一版本都提供了完整的FPGA設(shè)計(jì)流程，并且專門針對(duì)特定的用戶群體（工程師）和特定領(lǐng)域的設(shè)計(jì)方法及設(shè)計(jì)環(huán)境要求進(jìn)行了優(yōu)化，從而使設(shè)計(jì)人員能夠?qū)⒏嗑杏趧?chuàng)建增值的、具有競(jìng)爭(zhēng)力的差異化產(chǎn)品和應(yīng)用。

同時(shí)，針對(duì)與目標(biāo)設(shè)計(jì)平臺(tái)一起提供的基礎(chǔ)級(jí)FPGA與領(lǐng)域?qū)Ｓ霉ぞ?、技術(shù)以及IP組件等， ISE 設(shè)計(jì)套件 11.1版本還為其提供了新功能以及易于使用的增強(qiáng)特性。 賽靈思公司隨其Virtex-6 和 Spartan-6 FPGA系列器件而推出的目標(biāo)設(shè)計(jì)平臺(tái)為嵌入式、DSP和硬件設(shè)計(jì)人員提供了范圍廣泛的器件、通用設(shè)計(jì)流程、IP、開發(fā)工具和運(yùn)行時(shí)間平臺(tái)。 ISE 設(shè)計(jì)套件 11.1版本可使基于現(xiàn)有Virtex-5 和 Spartan-3 FPGA的設(shè)計(jì)開發(fā)周期縮短長(zhǎng)達(dá)50%、平均動(dòng)態(tài)功耗降低10%、開發(fā)工具性能提升一倍。同時(shí)賽靈思早期試用客戶則可利用基于最新Virtex-6 和 Spartan-6器件的目標(biāo)設(shè)計(jì)平臺(tái)開始新的設(shè)計(jì)。

領(lǐng)域優(yōu)化的設(shè)計(jì)配置

基于賽靈思在設(shè)計(jì)輸入、綜合、實(shí)施和驗(yàn)證方面的專有技術(shù)，以及與業(yè)界領(lǐng)先的第三方綜合和仿真解決方案的集成，ISE 設(shè)計(jì)套件11.1每個(gè)不同版本都提供了一個(gè)從前到后的全面設(shè)計(jì)環(huán)境。因此，設(shè)計(jì)人員可以選擇最適合自己的設(shè)計(jì)方法的配置和賽靈思目標(biāo)設(shè)計(jì)平臺(tái)，從而實(shí)現(xiàn)更高的生產(chǎn)力，以最快的速度完成設(shè)計(jì)并獲得最高質(zhì)量的設(shè)計(jì)結(jié)果。

? ISE設(shè)計(jì)套件邏輯版本（ISE Design Suite Logic EdiTIon）針對(duì)采用賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái)（Xilinx Base Targeted Design Platform）、主要關(guān)注邏輯和連接功能的設(shè)計(jì)人員而優(yōu)化。這一版本包括： ISE Foundation、ISE Simulator、PlanAhead 設(shè)計(jì)和分析工具， ChipScope Pro 調(diào)試以及串行 I/O工具包、豐富的基礎(chǔ)IP目錄產(chǎn)品以及位流生成/器件編程工具。

? ISE設(shè)計(jì)套件DSP版本 （ISE Design Suite DSP Edition） 針對(duì)采用賽靈思DSP領(lǐng)域目標(biāo)設(shè)計(jì)平臺(tái)（Xilinx DSP Domain Targeted Design Platform）、主要面向算法、系統(tǒng)和硬件的設(shè)計(jì)人員而優(yōu)化。這一版本包括： System Generator for DSP、AccelDSP 綜合工具和DSP專用IP，以及邏輯版本中所包括的所有基礎(chǔ)級(jí)FPGA設(shè)計(jì)工具和技術(shù)。

? ISE設(shè)計(jì)套件嵌入式版本（ISE Design Suite Embedded Edition）針對(duì)采用賽靈思嵌入式領(lǐng)域目標(biāo)設(shè)計(jì)平臺(tái)（Xilinx Embedded Domain Targeted Design Platform）的嵌入式系統(tǒng)設(shè)計(jì)人員（硬件和軟件設(shè)計(jì)師）而優(yōu)化。這一版本包括：帶Platform Studio 設(shè)計(jì)套件的嵌入式開發(fā)套件 （EDK），目前作為獨(dú)立產(chǎn)品提供的軟件開發(fā)套件（SDK），包括MicroBlaze軟處理器在內(nèi)的嵌入式應(yīng)用專用IP，以及邏輯版本中包括的所有基礎(chǔ)級(jí)FPGA設(shè)計(jì)工具和技術(shù)。

? ISE設(shè)計(jì)套件系統(tǒng)版本（ISE Design Suite System Edition） 針對(duì)采用賽靈思連接領(lǐng)域目標(biāo)設(shè)計(jì)平臺(tái)（Xilinx Connectivity Domain Targeted Design Platform）的系統(tǒng)設(shè)計(jì)人員而優(yōu)化。這一版本包括： 邏輯版本、DSP版本和嵌入式版本三個(gè)版本中包含的所有工具、技術(shù)和IP。

生產(chǎn)力更高，設(shè)計(jì)速度更快，設(shè)計(jì)結(jié)果更佳

在ISE 設(shè)計(jì)套件11.1版本中，賽靈思公司還改善了整個(gè)設(shè)計(jì)流程中不同工具間的通信，實(shí)現(xiàn)了所有設(shè)計(jì)配置間的無縫互操作，并采用了EDA行業(yè)標(biāo)準(zhǔn)的FLEXnet許可證管理解決方案來保證突破性的性能、功耗和成本優(yōu)勢(shì)。

嵌入式和DSP設(shè)計(jì)流程實(shí)現(xiàn)了更為緊密的集成，使得在單個(gè)系統(tǒng)中實(shí)現(xiàn)嵌入式、DSP、IP和專用模塊更為容易。 新的多線程布局布線功能、SmartXplorer 和 ExploreAhead工具支持的分布式處理技術(shù)以及第二代SmartGuide 技術(shù)相結(jié)合可以將編程速度和增量修改時(shí)的運(yùn)行速度提高一倍，加快時(shí)序收斂過程。設(shè)計(jì)流程中的每一步都針對(duì)每天進(jìn)行更多次設(shè)計(jì)反復(fù)（more “turns per day”）進(jìn)行了優(yōu)化。 同時(shí)，ISE設(shè)計(jì)套件 11.1版本還采用了更先進(jìn)的功率優(yōu)化算法，并通過在所有配置的版本中整合全功能PlanAhead 設(shè)計(jì)和分析軟件提供了無與倫比的設(shè)計(jì)可視性。 設(shè)計(jì)師能夠更加高效地評(píng)估、分析和優(yōu)化設(shè)計(jì)實(shí)施結(jié)果，從而獲得更高的性能、更高的器件利用率和更佳的設(shè)計(jì)質(zhì)量。

此外，ISE 設(shè)計(jì)套件 11.1版本的用戶現(xiàn)在還擁有更大的靈活性來定制安裝并監(jiān)控使用情況。 賽靈思新采用的流動(dòng)許可證管理方案允許在多個(gè)不同地點(diǎn)的多個(gè)用戶訪問同一個(gè)許可證，這樣能夠以更高的成本效率支持大型或分布式設(shè)計(jì)機(jī)構(gòu)工作，并幫助降低總體項(xiàng)目成本。 同時(shí)，用戶也可以選擇使用結(jié)點(diǎn)鎖定的許可證管理方式將軟件使用限定在單臺(tái)機(jī)器上。