賽靈思開發(fā)者大會:共同探討行業(yè)趨勢，分享設(shè)計經(jīng)驗展示先進(jìn)案例

2108年10月16日，賽靈思開發(fā)者大會在北京召開，本次大會有近千人參加，為廣大軟硬件、嵌入式開發(fā)者提供了一個面對面交流、學(xué)習(xí)、分享經(jīng)驗的機(jī)會。賽靈思的專家團(tuán)隊以及華為、阿里巴巴、浪潮等數(shù)十家國內(nèi)外領(lǐng)先企業(yè)的專家匯聚一堂，與廣大開發(fā)者共同探討行業(yè)趨勢，分享設(shè)計經(jīng)驗，展示先進(jìn)案例。

在本次大會上賽靈思產(chǎn)品與技術(shù)市場營銷高級總監(jiān)Kirk Saban與賽靈思軟件和IP產(chǎn)品部執(zhí)行副總裁Salil Raje分別進(jìn)行精彩主題演講。

一、顛覆性的創(chuàng)新

Kirk Saban在大會上說道：“現(xiàn)在的世界是一個互聯(lián)的世界，發(fā)展與創(chuàng)新的速度都是非?？斓?。我們每天都在面對海量的數(shù)據(jù)，單一的計算架構(gòu)已經(jīng)不能應(yīng)對如此大規(guī)模的數(shù)據(jù)，需要各種各樣的計算架構(gòu)彼此配合?！?/p>

如今的開發(fā)者結(jié)構(gòu)發(fā)生了變化，不單單有硬件開發(fā)者，也涌現(xiàn)了很多軟件開發(fā)者。但是并不是所有的軟件開發(fā)者都熟悉硬件開發(fā)，他們需要有可以使其可以快速上手的平臺與工具，也需要相應(yīng)的能力來優(yōu)化產(chǎn)品性能并用在不同的工作負(fù)載中。

那么如何來解決這個問題呢？過去有三個解決方案：CPU、固定功能的加速器（像ASSP和GPU）與FPGA。但是就如今的技術(shù)發(fā)展程度來說，這三種解決方案或多或少的都存在不足，不能很好的應(yīng)對各種各樣的問題。

為此，Kirk Saban向大家介紹了ACAP平臺與其首款產(chǎn)品Versal。ACAP是可擴(kuò)展性非常高的、軟硬件都可編程的、高度集成的多核異構(gòu)計算平臺。

因為ACAP的出現(xiàn)，未來的計算拉開了序幕，首款A(yù)CAP產(chǎn)品Versal應(yīng)運(yùn)而生。Versal具有異構(gòu)處理能力，有多個不同類型的處理引擎，可以應(yīng)對市場上多樣的工作負(fù)載。Versal有哪些特點(diǎn)呢？

1、標(biāo)量處理引擎。Versal有雙ARM Cortex-A72應(yīng)用處理器。嵌入式處理來自于ARM，擁有高性能的同時又支持非常廣泛的應(yīng)用。雙ARM Cortex-R5實時處理器，適用于對安全性要求非常高的應(yīng)用，而且有一些步驟鎖定功能可以進(jìn)行平臺管理。

2、靈活應(yīng)變的硬件引擎。靈活應(yīng)變的硬件進(jìn)行重新架構(gòu)提高計算密度，能夠支持客戶內(nèi)存層次結(jié)構(gòu)，比如要求不同的內(nèi)存層次結(jié)構(gòu)高級機(jī)器學(xué)習(xí)和AI推斷部署和實施。

3、智能引擎。

●DSP引擎，DSP的引擎在Versal架構(gòu)當(dāng)中能夠?qū)崿F(xiàn)高精度浮點(diǎn)和低時延，主要面向定制化數(shù)據(jù)路徑的粒度控制。

●AI引擎，能夠大大提高應(yīng)用的AI推斷能力，專為AI推斷和高級信號處理工作負(fù)載而優(yōu)化。

4、集成主機(jī)接口。PCIe Gen4x16，集成AXI-DMA。還有實現(xiàn)服務(wù)器級CPU，提供無縫加速CCIX。

5、集成各種協(xié)議引擎。包括100G多速率以太網(wǎng)，600G以太網(wǎng)和Interlaken，以及600G加密引擎（AES/IPSEC/MACSEC)

6、集成RF信號鏈。下一代GSPS直接射頻采樣ADC/DAC,集成DDC/DUC。面向5G和DOCSIS的SD-FEC。

7、可編程的I/O界面。支持傳感器的MIPI D-PHY大于3Gb/s；支持NAND和存儲級存儲器；包括LVDS和通用的I/O。

8、片上網(wǎng)絡(luò)（NOC）。本質(zhì)上軟件可編程，簡單易用；高帶寬、低時延；與軟實現(xiàn)相比功率效率提升8倍，跨異構(gòu)引擎仲裁。

9、此外還是可擴(kuò)展的集成存儲器控制器與范圍最廣泛的收發(fā)器。

在賽靈思開發(fā)者大會上，主要兩個Versal Prime基礎(chǔ)系列與AI Core核心系列。

二、AI加速

在賽靈思開發(fā)者大會上，Salil Raje先生進(jìn)行了主題為“AI加速”的精彩演講，激情描繪賽靈思靈活應(yīng)變的新型器件將如何加速當(dāng)今AI時代各種創(chuàng)新的整體應(yīng)用，擁抱所有的開發(fā)者。

賽靈思軟件和IP產(chǎn)品部執(zhí)行副總裁Salil Raje

Salil Raje談到AI人工智能有兩個階段，訓(xùn)練和推斷。

在訓(xùn)練的階段要將海量的數(shù)據(jù)放到模型當(dāng)中，然后微調(diào)模型減少誤差。海量的數(shù)據(jù)在這個階段是至關(guān)重要的，相對而言延遲和功耗在訓(xùn)練階段不是重要。而在推斷過程中，用到數(shù)據(jù)量比較少，在此階段延遲是極其關(guān)鍵的，甚至?xí)蔀橐环N制約。這是因為很多推斷引擎都是實時響應(yīng)的，響應(yīng)速度至關(guān)重要，這樣一來，功耗在這個階段也就顯得非常重要了。在過去幾年全球的關(guān)注點(diǎn)都集中在訓(xùn)練上，但是今后AI模型必須應(yīng)用在云端和邊緣的模型上，所以未來的模式更多的將是推斷。而賽靈思關(guān)注的就是推斷。

那么推斷這個模式將帶來哪些挑戰(zhàn)呢？第一是AI創(chuàng)新的速度。第二，低時延、高通量和高性能的要求。第三，低功耗。最后同樣是實現(xiàn)整體的應(yīng)用加速。

那么賽靈思是怎么應(yīng)對這些挑戰(zhàn)的呢？Salil Raje認(rèn)為只有靈活應(yīng)變的硬件才能應(yīng)對推斷所面臨的挑戰(zhàn)，比如賽靈思的FPGA和ACAP。靈活應(yīng)變的硬件的優(yōu)勢在于：

1、自定義數(shù)據(jù)流。針對最先進(jìn)的當(dāng)前的網(wǎng)絡(luò)與最先進(jìn)的技術(shù)變化，可以重新實施而不需要重新更換芯片；

2、自定義內(nèi)存的層次結(jié)構(gòu)?？梢杂酶嗟钠蟽?nèi)存而不是DDR；

3、改善功耗和時延；

4、自定義精度?？梢赃x擇網(wǎng)絡(luò)最合適的精度。

賽靈思開始創(chuàng)造的一個特定領(lǐng)域架構(gòu)是DSA，這些DSA在FPGA或者ACAP器件上進(jìn)行實施和部署，能夠在自定義的數(shù)據(jù)流、自定義的內(nèi)存層次結(jié)構(gòu)和自定義精度三個維度上進(jìn)行優(yōu)化。一旦在ACAP實施就可以將現(xiàn)有的網(wǎng)絡(luò)轉(zhuǎn)到DSA來實現(xiàn)AI模型。

而賽靈思收購了在DSA方面的領(lǐng)先企業(yè)——深鑒科技，深鑒科技有非常獨(dú)特的技術(shù)，可以自定義數(shù)據(jù)流來適用大家所需要的網(wǎng)絡(luò)。此外，深鑒科技還有量化的技術(shù)，即可以自定義精度也可以重新訓(xùn)練，然后重新獲得精度。如Deephi LSTM與XDNN。

人工智能的革命已經(jīng)開始了，在AI推斷面前有很多的機(jī)會和挑戰(zhàn)。賽靈思的器件包括FPGA、ACAP等能夠提供同步AI創(chuàng)新的速度、低時延的最佳性能、最佳功耗效果以及加速整體應(yīng)用。無論是AI專家還是AI新人，賽靈思都非常期待和大家共同合作，攜手并進(jìn)。