阻抗計(jì)算(以一個(gè)八層板為例)
下面以如圖1所示的八層板為例來(lái)介紹下相關(guān)阻抗的計(jì)算方法
圖1
1.微帶線阻抗計(jì)算
(1)表層(Top/Bot層)參考第二層,單端阻抗選用CoatedMicrostrip 1B模型,單端50歐姆阻抗計(jì)算方法如圖2所示,最后得到表層50歐姆單端線寬為6mil。
圖2表層(Top/Bot層)單端阻抗計(jì)算
(2)表層差分阻抗選用Edge-CoupledCoated Microstrip 1B模型,差分100歐姆阻抗計(jì)算如圖3所示 ,最后得到的表層100歐姆差分線寬線距為4.7/8mil。
圖3 表層(Top/Bot層)差分阻抗計(jì)算
(3)表層(Top/Bot層)射頻信號(hào)50歐姆阻抗的計(jì)算:
因?yàn)樯漕l信號(hào)要有足夠?qū)挼木€寬,在阻抗不變的情況下,加大線寬就必須增加阻抗線到參考層的距離,所以50歐姆射頻信號(hào)要做隔層參考也就是參考第三層,阻抗模型選用CoatedMicrostrip 2B阻抗計(jì)算方法如圖4所示,最后得到表層50歐姆射頻信號(hào)的線寬為15.7mil。
圖4 表層50歐姆射頻信號(hào)阻抗計(jì)算
(4)微帶線阻抗計(jì)算參數(shù)說(shuō)明:
1.H1是表層到參考層的介質(zhì)厚度,不包括參考層的銅厚;
2.C1,C2,C3是綠油的厚度,一般綠油厚度在0.5mil~1mil左右,所以保持默認(rèn)就好,其厚度對(duì)阻抗的影響不是很大;
3.T1的厚度一般為表層基銅銅厚加電鍍的厚度,1.8mil為0.5OZ(基銅厚度)+Plating的結(jié)果;
4.一般W1是板上走線的寬度,由于加工 后的線為梯形,所以W2
2.帶狀線阻抗計(jì)算
(1)帶狀線(Art03和Art06層)內(nèi)層單端阻抗選用Offeset Stripline 1B1A模型,50歐姆阻抗計(jì)算方法如圖5所示,計(jì)算出來(lái)的內(nèi)層50歐姆單端線寬為5mil。
圖5 內(nèi)層50歐姆單端阻抗計(jì)算
(2)帶狀線(Art03和Art06層)內(nèi)層差分阻抗選用Edge-Coupled Offeset Stripline模型 1B1A,100差分歐姆阻抗計(jì)算方法如圖6所示,計(jì)算出來(lái)的內(nèi)層100歐姆差分線寬線距為4.3/9mil。
圖6 內(nèi)層100歐姆差分阻抗計(jì)算
(3)帶狀線阻抗計(jì)算參數(shù)說(shuō)明:
1.H1是導(dǎo)線到參考層之間core的厚度,H2是導(dǎo)線到參考層之間pp厚度(考慮pp流膠情況);如圖7-14和7-15阻抗計(jì)算圖所示,以ART03為例,H1就是GND02到ART03之間的介質(zhì)厚度為5.12mil,而H2則是GND04到ART03之間的介質(zhì)厚度再加上銅厚,所以H2的值應(yīng)該為14mil+1.2mil=15.2mil;
2.Er1和Er2之間的介質(zhì)不同時(shí),可以填各自對(duì)應(yīng)的介電常數(shù);
3.T1的厚度一般為內(nèi)層銅厚;當(dāng)為HDI板時(shí),需要注意內(nèi)層是否有電鍍,有電鍍的話需要將電鍍的厚度加上去。
3.共面波導(dǎo)阻抗計(jì)算
上述是常見的阻抗計(jì)算,然而有部分PCB板厚較厚,層數(shù)較少,利用上述方法沒有辦法計(jì)算出阻抗線的具體參數(shù),這個(gè)時(shí)候就要考慮共面波導(dǎo)模型,這種模型是信號(hào)線參考其旁邊的地線做阻抗,一般在雙面板的場(chǎng)合用的比較多。
(1)單端50歐姆,選用Coated Coplanar Strips With Ground 1B模型,其阻抗計(jì)算方法如圖7所示,計(jì)算結(jié)構(gòu)為阻抗線寬14mil,阻抗線到地線的距離4mil,地線的寬度為20mil。
圖7 50歐姆共面波導(dǎo)阻抗模型計(jì)算
(2)差分100歐姆,選用 Diff Coated Coplanar Strips With Ground 1B,其阻抗計(jì)算方法如圖8所示,計(jì)算結(jié)果為100歐姆差分線寬線距為6/5mil,差分線到地線的距離為7mil,地線線寬為20mil。
圖8 100歐姆差分共面波導(dǎo)阻抗模型計(jì)算
(3)共面波導(dǎo)阻抗計(jì)算參數(shù)說(shuō)明:
1.H1是阻抗線到最近參考層的介質(zhì)厚度;
2.G1和G2是伴隨地的寬度,一般是越大越好;
3.D1是到伴隨地之間的間距。
4.阻抗計(jì)算的幾個(gè)注意事項(xiàng)
(1)線寬寧愿寬,不要細(xì)。
因?yàn)槲覀冎乐瞥汤锎嬖诩?xì)的極限,寬是沒有極限的。如果到時(shí)候板廠為了調(diào)阻抗把線寬調(diào)細(xì)而碰到細(xì)的極限時(shí)那就麻煩了,要么增加成本,要么范松阻抗管控,要么修改設(shè)計(jì)...所以在計(jì)算時(shí)相對(duì)寬就意味著目標(biāo)阻抗稍微偏低,比如50歐姆,我們算到49歐姆就可以了,盡量不要算到51歐姆。
(2)整體呈現(xiàn)一個(gè)趨勢(shì)。
我們的設(shè)計(jì)中可能有多個(gè)阻抗管控目標(biāo),那么就整體偏大或偏小,不要100歐姆的偏大,90歐姆的偏小
(3)考慮殘銅率和流膠量。
當(dāng)半固化片一邊或兩片是蝕刻線路時(shí),壓合過程中膠會(huì)去填補(bǔ)蝕刻的空隙處,這樣兩層間的膠厚度會(huì)減小,殘銅率越小,填的越多,剩下的越少。所以如果你需要的兩層間半固化片厚度是5mil,要根據(jù)殘銅率選擇稍厚的半固化片
(4)指定玻璃布型號(hào)和含膠量。
看過板材datasheet都知道不同的玻璃布,不同的含膠量的半固化片或者芯板的節(jié)點(diǎn)系數(shù)是不同的,即使是差不多高度的也可能是3.5和4的差別,這個(gè)差別可以引起單線阻抗3歐姆左右的變化。另外玻纖效應(yīng)和玻璃布開窗大小密切相關(guān),如果你是10Gbps或更高速的設(shè)計(jì),而你的疊層又沒有指定材料,板廠用了單張1080的材料,那就可能出現(xiàn)信號(hào)完整性問題。
(5)多和板廠溝通
當(dāng)然殘銅率和流膠量有時(shí)候計(jì)算會(huì)有誤差,新材料的介電系數(shù)有時(shí)和標(biāo)稱不一致,有的玻璃布板廠沒有備料等等都會(huì)造成設(shè)計(jì)的疊層實(shí)現(xiàn)不了或者交期延后。出現(xiàn)這些情況的時(shí)候,最好的辦法就是在設(shè)計(jì)之初讓板廠按設(shè)計(jì)師的要求,根據(jù)他們的經(jīng)驗(yàn)設(shè)計(jì)個(gè)疊層,經(jīng)過多次的溝通和確認(rèn),這樣最多幾個(gè)來(lái)回就可以得到理想的疊層,方便后續(xù)的設(shè)計(jì)。
-
阻抗
+關(guān)注
關(guān)注
17文章
961瀏覽量
46445 -
射頻信號(hào)
+關(guān)注
關(guān)注
6文章
220瀏覽量
21067
原文標(biāo)題:阻抗模型講解及阻抗計(jì)算
文章出處:【微信號(hào):PCBTech,微信公眾號(hào):EDA設(shè)計(jì)智匯館】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
高級(jí)的阻抗計(jì)算和應(yīng)用

特性阻抗是什么意思,特性阻抗計(jì)算公式
阻抗對(duì)音頻設(shè)備的影響 靜態(tài)阻抗和動(dòng)態(tài)阻抗的區(qū)別
阻抗在電路中的作用 如何測(cè)量電阻和阻抗
影響PCB阻抗的三大因素

THS4521的輸入阻抗怎么計(jì)算?
阻抗變換的目的是什么?阻抗變換有幾種常用電路?
差分阻抗與單端阻抗的關(guān)系是什么
輸入阻抗與輸出阻抗的概念
晶振負(fù)性阻抗測(cè)試與計(jì)算

評(píng)論