超越了數(shù)字信號處理器的運算能力

硬件三人行，專注于工程師在線教育。以模擬電路課程和PCB實戰(zhàn)課程為主，以基于stm32的算法課程和產(chǎn)品結(jié)構(gòu)課程為輔。滿足5年以下工作經(jīng)驗的硬件工程師技術(shù)提升需求，適應(yīng)汽車電子，工業(yè)控制，儀器儀表，小家電，智能硬件等其他嵌入式設(shè)計行業(yè)的發(fā)展。

下圖是一個相對比較復雜的數(shù)據(jù)采集分析系統(tǒng)。從圖中可以看出，中心兩個最重要的單元，一個是ARM處理器、一個是FPGA，其中FPGA做了AD的采集，RS232的通信拓等。ARM做的任務(wù)較多，這里就不羅列，大家可以自行分解?？赡芎芏嗳艘苫螅瑸槭裁催@里需要用兩個處理單元，一個ARM不就搞定了嗎？所以這里就需要大家對FPGA有一個認識，F(xiàn)PGA利用硬件并行的優(yōu)勢，打破了順序執(zhí)行的模式，在每個時鐘周期內(nèi)完成更多的處理任務(wù)，超越了數(shù)字信號處理器（DSP）的運算能力。

所以簡單一句話就是，F(xiàn)PGA處理事情的實時性很高。舉個例子，比如你要同時買一瓶水和一袋餅干，ARM的做法是有時間順序的，先水后餅干，或者反之。但是FPGA就是同時的，沒有先后順序。從這里，我們就可以知道FPGA的最大優(yōu)點就是并行處理任務(wù)的能力。所以在這里如果我們通過ARM去采集數(shù)據(jù)，那么在采集的過程中，肯定會被其他任務(wù)，如繼電器驅(qū)出發(fā)驅(qū)動等介入，這樣我們采集到的數(shù)據(jù)就會產(chǎn)生延時，導致不能實時的反應(yīng)出傳感器的變化。導致不滿足要求。而利用FPGA就輕松的解決了這個問題。

上述分析，我們來看單片機時代，人們通過MCU實現(xiàn)一些簡單的控制與顯示，但是隨著任務(wù)越來越復雜，功能越來越多，通信帶寬越來越高，處理速度越來越快。當時的MCU早已經(jīng)不能滿足我們的需求。隨后出現(xiàn)了更高性能的CPU，但是同樣高性能的CPU可以處理大多數(shù)任務(wù)，但是在實時性要求較高的場景，運算能力卻無法滿足。所以FPGA產(chǎn)生了。從下圖看出，越往后在運算處理的硬件平臺上，CPU+FPGA將是趨勢。

在我們的《ADC信號鏈第2部，高速模數(shù)混合電路設(shè)計》中，我們使用的就是ZYNQ，這是XILINX在最近幾年出的一款FPGA+ARM集成在一起的芯片。很明顯，這樣的芯片在應(yīng)用中占地面積小，總線帶寬速率高，既有FPGA的實時性，同時也兼顧了ARM的運算、通信能力。但是因為目前市場占有率不高，穩(wěn)定性有待驗證，價格昂貴。導致沒有能正在的流行開來。但是筆者相信，未來這樣的集成芯片一定會大放異彩。

那么在無法使用集成芯片時，我們也可以使用其他的架構(gòu)來構(gòu)建我們的運算平臺。

比如在對實時性要求高、IO口資源緊張、通信運算處理要求能力一般的項目中，可以考慮用單獨的FPGA來實現(xiàn)，價格便宜且可以很好的完成功能設(shè)計。

在通信接口較多、功能復雜、實時性要求不高的應(yīng)用中，可以考慮ARM，同時如果系統(tǒng)中包含比較復雜的邏輯，可以在ARM的基礎(chǔ)上增加一顆STM32或者其他的MCU來實現(xiàn)。

最后，在功能復雜、實時性要求也很高的場合，ARM+FPGA的架構(gòu)就成了一個標準框架。通常ARM用作核心處理芯片，相當于人的大腦，而FPGA作為底層實踐、實現(xiàn)者，完成大部分電路驅(qū)動和數(shù)據(jù)采集處理，做一個不恰當?shù)谋扔?，F(xiàn)PGA相當于人的四肢。在設(shè)計中，通常要衡量到底哪些事情需要ARM完成，哪些事情需要FPGA完成，完成的質(zhì)量如何，效率如何。

上述簡單描述了當前嵌入式系統(tǒng)的運算處理架構(gòu)，其實在系統(tǒng)設(shè)計之初，如果處理器框架選好了，電路設(shè)計就成功一半了，所以希望大家對這塊進行深入研究。