1、系統(tǒng)簡介
3/3相雙繞組感應發(fā)電機帶有兩個繞組:勵磁補償繞組和功率繞組,如圖1所示。勵磁補償繞組上接一個電力電子變換裝置,用來提供感應發(fā)電機需要的無功功率,使功率繞組上輸出一個穩(wěn)定的直流電壓。
圖1中各參數(shù)的含義如下:
isa,isb,isc——補償繞組中的勵磁電流;
usa,usb,usc——補償繞組相電壓;
ipa,ipb,ipc——功率繞組電流;
upa,upb,upc——功率繞組相電壓;
uc——變流器直流側電容電壓。
電力電子變換裝置由功率器件及其驅動電路和控制電路兩部分組成。功率器件選用三菱公司的智能功率模塊(IPM)PM75CSA120(75A/1200V),驅動電路使用光耦HCPL4502??刂齐娐酚桑模樱校疲校牵翗嫵?。
圖2 控制電路的接口電路
2、EPM7128與TMS320C32同外設之間的接口電路
圖2所示為控制電路的接口電路??刂齐娐肥褂玫模模樱惺牵裕停樱常玻埃茫常?,它是TI公司生產(chǎn)的第三代高性能的CMOS 32位數(shù)字信號處理器,其憑借強大的指令系統(tǒng)、高速數(shù)據(jù)處理能力及創(chuàng)新的結構,已經(jīng)成為理想的工業(yè)控制用DSP器件。其主要特點是:單周期指令執(zhí)行時間為50ns,具有每秒可執(zhí)行2200萬條指令、進行4000萬次浮點運算的能力;提供了一個增強的外部存儲器配置接口,具備更加靈活的存儲器管理與數(shù)據(jù)處理方式??刂齐娐肥褂玫模疲校牵疗骷椋粒蹋裕牛遥凉镜模牛校停罚保玻福鼘儆诟呙芏?、高性能的CMOS EPLD器件,與ALTERA公司的MAXPLUS II開發(fā)系統(tǒng)軟件配合,可以100%地模仿高密度的集成有各種邏輯函數(shù)和多種可編程邏輯的TTL器件。采用類似器件作為DSP的專用外圍集成電路ASIC更為經(jīng)濟靈活,可以進一步降低控制系統(tǒng)的成本。
電壓檢測使用三相變壓器,電流檢測使用HL電流傳感器。電平轉換電路用來將檢測到的信號轉換為0~5V的電平。A/D轉換器選用ADS7862。保護電路使用電壓比較器311得到過壓/過流故障信號。
DSP完成以下四項工作:數(shù)據(jù)的采集和處理、控制算法的完成、PWM脈沖值的計算和保護中斷的處理。
FPGA完成以下三項工作:管理DSP和各種外部設備的接口;脈沖的輸出和死區(qū)的產(chǎn)生;保護信號的處理。 圖3 FPGA與A/D轉換器和DSP之間的接口
3、使用FPGA實現(xiàn)DSP和ADS7862之間的高速接口
ADS7862是TI公司專為電機和電力系統(tǒng)控制而設計的A/D轉換器。它的主要特點是:4個全差分輸入接口,可分成兩組,兩個通道可同時轉換;12bits并行輸出;每通道的轉換速率為500kHz??刂品椒椋河桑粒熬€的值決定哪兩個通道轉換;由Convst線上的脈寬大于250ns的低電平脈沖啟動轉換;由CS和RD線的低電平控制數(shù)據(jù)的讀出,連續(xù)兩次讀信號可以得到兩個通道的數(shù)據(jù)。
系統(tǒng)中使用了兩片ADS7862,它們的控制線使用同樣的接口,數(shù)據(jù)線則分別和DSP的高/低16位數(shù)據(jù)線中的低12位相連接。這樣DSP可以同時控制兩片A/D轉換器:4通道同時轉換;每次讀操作可以得到兩路數(shù)據(jù)。
如圖3所示,將A/D轉換器的控制信號映射為DSP的三個外部端口:A0、ADCS(和ADRD使用一個端口)和CONVST。在FPGA中使用邏輯譯碼器對端口譯碼。利用AHDL語言編寫的譯碼程序如下:
其中,0表示低電平,1表示高電平。RW=1表示讀,RW=0表示寫。
DSP對這三個端口進行操作就可以控制A/D轉換器:寫CONVST端口可以啟動A/D轉換器;讀ADCS端口可以從A/D轉換器中讀到數(shù)據(jù);寫數(shù)據(jù)到A0端口可以設置不同的通道。 使用上述方法可以實現(xiàn)DSP和A/D轉換器之間的無縫快速連接。
4、使用FPGA實現(xiàn)PWM脈沖的產(chǎn)生和死區(qū)的注入
FPGA除了管理DSP和外設的接口外,還完成PWM脈沖的產(chǎn)生和死區(qū)的注入。將PWM芯片和死區(qū)發(fā)生器集成在FPGA中,就可以使DSP專注于復雜算法的實現(xiàn),而將PWM處理交給FPGA系統(tǒng),使系統(tǒng)運行于準并行處理狀態(tài)。
5、使用FPGA實現(xiàn)系統(tǒng)保護
為了保護發(fā)電機和IGBT功率器件,勵磁控制系統(tǒng)提供了多種保護功能:變流器直流側過壓保護;變流器交流電流過流保護;變流器過溫保護;發(fā)電機輸出過壓保護;IPM錯誤保護。 圖5 穩(wěn)態(tài)時勵磁繞組電壓電流及系統(tǒng)直流電壓波形 。
使用如圖4所示的硬件邏輯來實現(xiàn)保護功能。當FPGA檢測到相應的故障信號時,D觸發(fā)器輸出一個錯誤信號,使與門輸出一個低電平,此低電平封鎖住所有的PWM脈沖,并觸發(fā)一個DSP的外部中斷信號。當DSP響應外部中斷時,可以使用PRO端口讀到錯誤的狀態(tài)位。CLEAR端口用來清除D觸發(fā)器,系統(tǒng)因此可以重復啟動。
圖5給出了本控制系統(tǒng)的實驗波形圖:變流器的輸出電流基本為正弦;變流器側電容電壓穩(wěn)定在365V;功率繞組側輸出電壓穩(wěn)定在510V。
責任編輯:gt
-
dsp
+關注
關注
553文章
7998瀏覽量
348966 -
FPGA
+關注
關注
1629文章
21738瀏覽量
603467 -
發(fā)電機
+關注
關注
26文章
1635瀏覽量
67647
發(fā)布評論請先 登錄
相關推薦
評論