KeyStone II架構(gòu)應(yīng)對異構(gòu)網(wǎng)絡(luò)挑戰(zhàn)

KeyStoneII多內(nèi)核架構(gòu)

TI KeyStoneII高級多內(nèi)核架構(gòu)的創(chuàng)建是為了應(yīng)對異構(gòu)網(wǎng)絡(luò)挑戰(zhàn)。作為一款多內(nèi)核架構(gòu)，其可實(shí)現(xiàn)支持小型蜂窩至宏蜂窩的無線網(wǎng)絡(luò)解決方案。KeyStoneII是首款移動(dòng)基礎(chǔ)設(shè)施處理器，集成四個(gè)ARM Cortex-A15內(nèi)核的群集，與傳統(tǒng)精簡指令集計(jì)算（RISC）內(nèi)核相比，可在提供高性能的同時(shí)功耗銳降50%.這是未來綠色環(huán)保網(wǎng)絡(luò)基礎(chǔ)設(shè)施設(shè)備的一大要素。

首先，KeyStoneII將在TI即將推出的28nm基礎(chǔ)架構(gòu)應(yīng)用器件中實(shí)施。它具有穩(wěn)健的硬件加速器 （AccelerationPacs），可為多標(biāo)準(zhǔn)層1基帶、層2與層3網(wǎng)絡(luò)及安全功能以及傳輸功能加速。AcclerationPacs為獨(dú)立運(yùn)行，可最大限度降低DSP和ARM內(nèi)核的工作量，減少時(shí)延。KeyStoneII架構(gòu)經(jīng)擴(kuò)展，可將其支持的32個(gè)內(nèi)核配置為高速緩存一致性ARM A15群集（一個(gè)群集四個(gè)內(nèi)核）與TMS320C66x DSP內(nèi)核的任意組合。另外，KeyStoneII中的多內(nèi)核導(dǎo)航器改進(jìn)后，支持1.6萬個(gè)硬件隊(duì)列以及100萬個(gè)描述符，并可為調(diào)度和負(fù)載均衡提供基于硬件的集成智能性。增強(qiáng)型共享存儲(chǔ)器控制器交換速率為2.8Tbps,可為訪問外部存儲(chǔ)器提供低時(shí)延。2.2Tbps TeraNet交換結(jié)構(gòu)支持順暢的數(shù)據(jù)傳輸，也是KeyStoneII架構(gòu)的重要組成部分。這些創(chuàng)新技術(shù)綜合在一起，可為異構(gòu)網(wǎng)絡(luò)解決方案提供所有所需的多內(nèi)核功能。圖2即為KeyStoneII架構(gòu)的功能圖。

圖2:KeyStone II片上基站架構(gòu)

TI KeyStoneII架構(gòu)支持多種無線電標(biāo)準(zhǔn)，如 LTE/LTE-A、HSPA+、WCDMA、WiMAX、CMDA以及GSM.此外，還支持同步雙模式工作，支持LTE和WCDMA等的同時(shí)執(zhí)行。該架構(gòu)的符號速率無線協(xié)處理器包含WCDMA發(fā)送（TAC）與接收芯片速率加速（RAC）功能。LTE的符號速率處理由支持OFDM處理和頻域均衡的FFT協(xié)處理器執(zhí)行。KeyStoneII中包含的比特率無線協(xié)處理器（BCP、TCP3 與 VCP2）是多標(biāo)準(zhǔn)turbo解碼器/編碼器、速率匹配器/速率解匹配器、調(diào)制器/調(diào)制解調(diào)器、交錯(cuò)器/解交錯(cuò)器、相關(guān)器與維特比解碼器。這些硬件加速器能夠提供與 100 多個(gè) 1GHz DSP 等效的處理能力。有了這樣的處理能力，就能夠在低功耗 SoC 中實(shí)現(xiàn)空間與成本差異化的同時(shí)，確保低時(shí)延處理功能。KeyStone II的數(shù)字無線AccelerationPac 可加速數(shù)字上/下變頻轉(zhuǎn)換器 （DDUC）、振幅因數(shù)降低 （CFR） 與數(shù)字預(yù)失真 （DPD） 的執(zhí)行，從而可最大限度提高功率放大器 （PA） 的效率，降低系統(tǒng)材料清單 （BOM）成本與功耗。

除了用于層1無線硬件加速外，AccelerationPacs還可用于層2、層3和傳輸處理。在無線接口加密與IPSec方面，KeyStone可使安全處理吞吐量速率較前代產(chǎn)品提升1倍。KeyStoneII在與ARM A15 4通道CorePac相結(jié)合時(shí)，能夠在單芯片上實(shí)現(xiàn)具有多個(gè)網(wǎng)絡(luò)RF接口的完整基站。KeyStoneII部署了標(biāo)準(zhǔn)ARM內(nèi)核，與標(biāo)準(zhǔn)ARM內(nèi)核相比，內(nèi)部互聯(lián)帶寬增大 3倍，數(shù)據(jù)路徑（256 比特）提升1倍，時(shí)鐘速率提高1倍。

KeyStoneII可實(shí)施支持大型片上存儲(chǔ)器的智能芯片架構(gòu)，包括每個(gè)C66x DSP內(nèi)核的專用L2存儲(chǔ)器與ARM內(nèi)核群集的共享L2存儲(chǔ)器。另外，高達(dá)6MB的存儲(chǔ)器容量可在DSP內(nèi)核與ARM內(nèi)核之間共享，而其它存儲(chǔ)器則嵌入在 AccelerationPacs 及協(xié)處理器中?？傮w而言，KeyStone II的片上存儲(chǔ)器可提供高性能應(yīng)用所需的快速訪問與高吞吐量。該片上存儲(chǔ)器支持極低的處理時(shí)延，這對實(shí)現(xiàn)無線運(yùn)營商追求的更高質(zhì)量移動(dòng)用戶體驗(yàn)至關(guān)重要。

KeyStoneII的最新共享存儲(chǔ)器控制器支持2.8Tbps的吞吐量及交換能力，可直接連接至外部DDR3存儲(chǔ)器。這不但可降低通常與外部存儲(chǔ)器訪問有關(guān)的時(shí)延，而且還可避免將系統(tǒng)數(shù)據(jù)流量傳輸至架構(gòu)的TeraNet中央交換架構(gòu)。TeraNet具有2.2Tbps的吞吐量，支持架構(gòu)中各內(nèi)核之間順暢的數(shù)據(jù)流。這意味著各處理單元能在近乎滿負(fù)載下運(yùn)行。由于內(nèi)核不會(huì)因等待需要處理的數(shù)據(jù)而處于空閑狀態(tài)，因此不會(huì)浪費(fèi)處理周期。多內(nèi)核導(dǎo)航器改進(jìn)后，支持1.6萬個(gè)硬件隊(duì)列，可為支持調(diào)度與負(fù)載均衡提供8個(gè)基于硬件的集成可編程單元。在多內(nèi)核導(dǎo)航器的幫助下，可高效部署高級多內(nèi)核編程模型，實(shí)現(xiàn)最大的多內(nèi)核效率。此外，這些改進(jìn)還有助于簡化軟件升級，加速業(yè)務(wù)添加，充分滿足新一代異構(gòu)移動(dòng)網(wǎng)絡(luò)運(yùn)營商的需求。

KeyStoneII的輸入/輸出 （I/O） 子系統(tǒng)不但可為支持 KeyStone架構(gòu)器件的互連提供100Gbps的高速超鏈接接口，而且還可幫助設(shè)備制造商針對各種特定需求擴(kuò)展解決方案。該超鏈接無需更多的復(fù)雜協(xié)議轉(zhuǎn)碼，即可實(shí)現(xiàn)芯片間的無縫互連。相鄰器件可通過快速高效的擴(kuò)展存儲(chǔ)器映射機(jī)制輕松進(jìn)行訪問。另外，可配置為交換機(jī)的6鏈路天線接口（AIF2）不但可連接至遠(yuǎn)程射頻頭，而且還可根據(jù)網(wǎng)絡(luò)拓?fù)涞囊筇峁┨炀€流量的匯聚與分配功能，因而可取消使用高成本外部天線交換機(jī)制。與網(wǎng)絡(luò)協(xié)處理器及ARM子系統(tǒng)相配合的，是作為4端口交換機(jī)實(shí)施的4條外部以太網(wǎng)鏈路，其可提供全功能網(wǎng)絡(luò)處理能力。將這些功能與KeyStoneII器件集成，無需采用高功耗外部網(wǎng)絡(luò)處理器及以太網(wǎng)交換機(jī)。這也可同時(shí)降低系統(tǒng) BOM 成本與功耗。

圖3:KeyStone II支持異構(gòu)網(wǎng)絡(luò)

KeyStoneII架構(gòu)中DSP內(nèi)核、ARM內(nèi)核、AccelerationPacs 以及I/O的高靈活配置，可為創(chuàng)建SoC器件提供豐富的功能。反過來，這些器件也可提供基站設(shè)備制造商所需的高性能與低成本，充分滿足小型及宏蜂窩基站以及圖 3 所示其它異構(gòu)網(wǎng)絡(luò)單元的需求。

綠色環(huán)?；?/strong>