采用VHDL語言和FPGA芯片的2FSK調(diào)制解調(diào)器實(shí)現(xiàn)方案介紹

引言

在通信系統(tǒng)中，基帶數(shù)字信號在遠(yuǎn)距離傳輸，特別是在有限帶寬的高頻信道如無線或光纖信道上傳輸時(shí)，必須對數(shù)字信號進(jìn)行載波調(diào)制，這在日常生活和工業(yè)控制中被廣泛采用。數(shù)字信號對載波頻率調(diào)制稱為頻移鍵控即FSK。FSK是用不同頻率的載波來傳送數(shù)字信號，用數(shù)字基帶信號控制載波信號的頻率，是信息傳輸中使用較早的一種調(diào)制方式。它的主要特點(diǎn)是：抗干擾能力較強(qiáng)，不受信道參數(shù)變化的影響，傳輸距離遠(yuǎn)，誤碼率低等。在中低速數(shù)據(jù)傳輸中，特別是在衰落信道中傳輸數(shù)據(jù)時(shí)，有著廣泛的應(yīng)用。但傳統(tǒng)的FSK調(diào)制解調(diào)器采用“集成電路+連線”的硬件實(shí)現(xiàn)方式進(jìn)行設(shè)計(jì)，集成塊多、連線復(fù)雜且體積較大，特別是相干解調(diào)需要提取載波，設(shè)備相對比較復(fù)雜，成本高。本文基于FPGA芯片，采用VHDL語言，利用層次化、模塊化設(shè)計(jì)方法，提出了一種2FSK調(diào)制解調(diào)器的實(shí)現(xiàn)方法。

調(diào)制信號是二進(jìn)制數(shù)字基帶信號時(shí)，這種調(diào)制稱為二進(jìn)制數(shù)字調(diào)制。在二進(jìn)制數(shù)字調(diào)制中，載波的幅度、頻率和相位只有兩種變化狀態(tài)。相應(yīng)的調(diào)制方式有二進(jìn)制振幅鍵控（2ASK），二進(jìn)制頻移鍵控（2FSK）和二進(jìn)制相移鍵控（2PSK）。2FSK就是用兩種不同頻率的載波來傳送數(shù)字信號。特別適合應(yīng)用于衰落信道，其占用頻帶較寬，頻帶利用率低，實(shí)現(xiàn)起來較容易，抗噪聲與抗衰減的性能較好，在中低速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。

1 調(diào)制解調(diào)的基本原理

FSK就是利用載波信號的頻率變化來傳遞數(shù)字信息。

在2FSK中，載波的頻率隨二進(jìn)制基帶信號在f1和f2兩個(gè)頻率點(diǎn)之間變化。故其表達(dá)式為：

也就是說，一個(gè)2FSK信號可以看成是兩個(gè)不同載頻的2ASK信號的疊加。因此，2FSK信號的時(shí)域表達(dá)式又可以寫成：

在移頻鍵控中， 和 不攜帶信息，通?？梢粤詈?為零。因此，2FSK信號的表達(dá)式可簡化為：

其中：

2FSK信號的產(chǎn)生方法主要有兩種。一種可以采用模擬調(diào)頻電路來實(shí)現(xiàn)，另一種可以采用鍵控法來實(shí)現(xiàn)，即在二進(jìn)制基帶矩形脈沖序列的控制下通過開關(guān)電路對兩個(gè)不同的獨(dú)立頻率源進(jìn)行選通，使其在每個(gè)碼元Ts期間輸出f1或f2兩個(gè)載波之一。這種方法產(chǎn)生2FSK信號的差異在于：由調(diào)頻法產(chǎn)生的2FSK信號在相鄰碼元之間的相位是連續(xù)變化的。而鍵控法產(chǎn)生的2FSK信號，是由電子開關(guān)在兩個(gè)獨(dú)立的頻率源之間轉(zhuǎn)換形成，故相鄰碼元之間的相位不一定連續(xù)。

針對FSK信號的特點(diǎn)，我們可以提出基于FPGA的FSK調(diào)制器的一種實(shí)現(xiàn)方法--分頻法，這種方法是利用數(shù)字信號去控制可變分頻器的分頻比來改變輸出載波頻率，產(chǎn)生一種相位連續(xù)的FSK信號，而且電路結(jié)構(gòu)簡單，容易實(shí)現(xiàn)。在2FSK信號中，載波頻率隨著二元數(shù)字基帶信號（調(diào)制信號）的“1”或“0”而變化，“1”對應(yīng)于頻率為f1的載波，“0”對應(yīng)于頻率為f2的載波。2FSK的已調(diào)信號的時(shí)域表達(dá)式為：

2FSK信號的常用解調(diào)方法是采用非相干解調(diào)和相干解調(diào)。其解調(diào)原理是將2FSK信號分解為上下兩路2ASK信號分別進(jìn)行解調(diào)，然后進(jìn)行判決。這里的抽樣判決是直接比較兩路信號抽樣值的大小，可以不專門設(shè)置門限。

判決規(guī)則應(yīng)與調(diào)制規(guī)則相呼應(yīng)，調(diào)制時(shí)若規(guī)定“1”符號對應(yīng)載波頻率f1，則接收時(shí)上支路的樣值較大，應(yīng)判為“1”，反之則判為“0”。

2 2FSK調(diào)制器設(shè)計(jì)

2.1 分頻法實(shí)現(xiàn)2FSK調(diào)制器

鍵控法也常常利用數(shù)字基帶信號去控制可變分頻器的分頻比來改變輸出載波頻率，從而實(shí)現(xiàn)FSK的調(diào)制。實(shí)現(xiàn)2FSK調(diào)制的原理方框圖如圖1所示。

圖1 2FSK調(diào)制實(shí)現(xiàn)原理框圖

其中FSK調(diào)制的核心部分包括分頻器、二選一選通開關(guān)等，圖中的兩個(gè)分頻器分別產(chǎn)生兩路數(shù)字載波信號；二選一選通開關(guān)的作用是以基帶信號作為控制信號，當(dāng)基帶信號為“0”時(shí)，選通載波f1；當(dāng)基帶信號為“1”時(shí)，選通載波f2。從選通開關(guān)輸出的信號就是數(shù)字FSK信號。這里的調(diào)制信號為數(shù)字信號。

2.2 仿真結(jié)果

整個(gè)設(shè)計(jì)使用VHDL語言編寫，以EPM7032LC44-15為下載的目標(biāo)芯片，在MAX+PLUS II軟件平臺上進(jìn)行布局布線后進(jìn)行波形仿真，其中clk為輸入主時(shí)鐘信號；start為起始信號，當(dāng)start為“1”的時(shí)候，開始解調(diào)；q1為載波信號f1的分頻計(jì)數(shù)器，q2為載波信號f2的分頻計(jì)數(shù)器；f1、f2為載波信號；x為基帶信號；y為經(jīng)過FSK調(diào)制器后的調(diào)制信號；當(dāng)輸入的基帶信號x=‘0’時(shí)，輸出的調(diào)制信號y為f1，當(dāng)輸入的基帶信號x=‘1’時(shí)，輸出的調(diào)制信號y為f2。仿真結(jié)果如圖2所示。

圖2 2FSK調(diào)制器仿真結(jié)果3 2FSK解調(diào)器設(shè)計(jì)

3.1 分頻法實(shí)現(xiàn)2FSK解調(diào)器

過零檢測法與其他方法比較，最明顯的優(yōu)點(diǎn)就是結(jié)構(gòu)簡單、易于實(shí)現(xiàn)，而且對增益起伏不敏感，特別適用于數(shù)字化實(shí)現(xiàn)。它是一種經(jīng)濟(jì)、實(shí)用的最佳數(shù)字解調(diào)方法。

其方框圖如圖3所示。

圖3 FSK過零檢測法。

它利用信號波形在單位時(shí)間內(nèi)與零電平軸交叉的次數(shù)來測定信號頻率。輸入的已調(diào)信號經(jīng)限幅放大后成為矩形脈沖波，再經(jīng)微分電路得到雙向尖脈沖，然后整流得到單向尖脈沖，每個(gè)尖脈沖代表信號的一個(gè)過零點(diǎn)，尖脈沖重復(fù)的頻率是信號頻率的兩倍。將尖脈沖去觸發(fā)一單穩(wěn)態(tài)電路，產(chǎn)生一定寬度的矩形脈沖序列，該序列的平均分量與脈沖重復(fù)頻率，即輸入頻率信號成正比。所以經(jīng)過低通濾波器的輸出平均量的變化反映了輸入信號的變化，這樣就完成了頻率-幅度的變換，把碼元“1”與“0”在幅度上區(qū)分開來，恢復(fù)出數(shù)字基帶信號。實(shí)現(xiàn)2FSK解調(diào)器的原理方框圖如圖4所示。

圖4 2FSK解調(diào)實(shí)現(xiàn)原理框圖。

3.2 仿真結(jié)果

在MAX+PLUS軟件平臺上進(jìn)行布局布線后進(jìn)行波形仿真，其中clk為輸入主時(shí)鐘信號；start為起始信號，當(dāng)start為“1”的時(shí)候，開始解調(diào)；x為輸入信號，本文中在調(diào)制階段的被調(diào)制信號，即是調(diào)制信號中的輸出信號，y為輸出信號，在正常情況下y就是在調(diào)制信號中的輸入信號，在q=11時(shí)，m清零。在q=10時(shí)，根據(jù)m的大小，進(jìn)行對輸出基帶信號y的電平的判斷。在q為其它值時(shí)，計(jì)數(shù)器m計(jì)下xx（寄存x信號）的脈沖數(shù)。輸出信號y滯后輸入信號×10個(gè)clk。仿真結(jié)果如圖5所示。

圖5 FSK解調(diào)仿真結(jié)果。

4 2FSK調(diào)制解調(diào)器整體設(shè)計(jì)

在整體設(shè)計(jì)過程中，整體電路如圖6所示，其中x為基帶信號，y為經(jīng)過調(diào)制解調(diào)后的解調(diào)信號。

圖6 整體電路。

調(diào)制解調(diào)器設(shè)計(jì)仿真結(jié)果如圖7所示。比較輸入信號x與輸出信號y，完全一樣，只是系統(tǒng)仿真結(jié)果有一定的延時(shí)。仿真結(jié)果表明，系統(tǒng)設(shè)計(jì)正確 。

圖7 整體仿真結(jié)果。

5 結(jié)論

本文基于2FSK的基本原理，進(jìn)行二進(jìn)制調(diào)制解調(diào)器的設(shè)計(jì)。運(yùn)用VHDL語言對器件進(jìn)行功能描述， 在MAX+PLUS II軟件平臺上對所描述器件進(jìn)行時(shí)序仿真，最后下載至目標(biāo)芯片EPM7032LC44-15，分配合理引腳，進(jìn)行仿真。設(shè)計(jì)過程中調(diào)制階段的基帶信號，經(jīng)調(diào)制仿真得到解調(diào)所需的輸入信號。解調(diào)階段對來自調(diào)制階段得到的信號進(jìn)行解調(diào)，所得解調(diào)信號即為原來調(diào)制基帶信號，起到了調(diào)制解調(diào)的作用。整個(gè)設(shè)計(jì)過程采用VHDL語言實(shí)現(xiàn)，設(shè)計(jì)靈活、修改方便，具有良好的可移植性及產(chǎn)品升級的系統(tǒng)性。