基于FPGA+PC104實(shí)現(xiàn)新型防碰撞報(bào)警系統(tǒng)的數(shù)據(jù)處理功能

引言

雷達(dá)目標(biāo)檢測(cè)與信息錄取是雷達(dá)系統(tǒng)與雷達(dá)信號(hào)處理系統(tǒng)的重要組成部分，超大規(guī)模集 成電路的發(fā)展，特別是高性能的信號(hào)處理器（DSP）架構(gòu)的提升和大規(guī)?？?a href="http://www.wenjunhu.com/v/tag/1315/" target="_blank">編程邏輯器件的 出現(xiàn)，為雷達(dá)信號(hào)數(shù)字化處理帶來了新的突破。在高速數(shù)據(jù)采集方面，目前流行的方式是采 用高速A/D 轉(zhuǎn)換器件，主要的優(yōu)點(diǎn)是信號(hào)精確度高，但高精度的同時(shí)不可避免的帶來了大 量實(shí)時(shí)數(shù)據(jù)流，對(duì)后端的信號(hào)處理系統(tǒng)將提出嚴(yán)格的要求，本系統(tǒng)采用了目標(biāo)信號(hào)前言采集 的方式，與A/D 采集相比本方法雖然存在一定的采集精度差異，但該方法的數(shù)據(jù)采集量相 較前者有非常顯著減少。本文利用現(xiàn)代最新發(fā)展的大規(guī)模集成電路技術(shù)和數(shù)字處理技術(shù)，將 FPGA 和PC/104 相結(jié)合實(shí)現(xiàn)對(duì)原雷達(dá)原始信號(hào)的采集與處理。

1 系統(tǒng)總體設(shè)計(jì)方案

本文設(shè)計(jì)了一種基于船載導(dǎo)航雷達(dá)的船舶防碰撞系統(tǒng)。通過對(duì)原雷達(dá)的適應(yīng)性改裝，為 雷達(dá)增加目標(biāo)威脅度*判單元，提高雷達(dá)對(duì)目標(biāo)的自動(dòng)識(shí)別能力，系統(tǒng)通過實(shí)時(shí)監(jiān)視全方位 的目標(biāo)并計(jì)算運(yùn)動(dòng)參數(shù)以確定目標(biāo)威脅等級(jí)，當(dāng)檢測(cè)到危險(xiǎn)目標(biāo)時(shí)，輸出報(bào)警信號(hào)。該系統(tǒng) 實(shí)現(xiàn)了對(duì)原雷達(dá)的功能的延伸與擴(kuò)展。系統(tǒng)的組成框圖如圖1 所示。

圖1 系統(tǒng)組成框圖

系統(tǒng)主要由數(shù)據(jù)實(shí)時(shí)采集模擬電路單元模塊、信息采集數(shù)字電路單元、RAM 存儲(chǔ)單元、 目標(biāo)航跡處理分系統(tǒng)等組成。數(shù)據(jù)采集模塊通過引入探測(cè)雷達(dá)的船首信號(hào)、角度信號(hào)與距離 探測(cè)信號(hào)，對(duì)雷達(dá)視頻回波信號(hào)進(jìn)行同步采集，在本系統(tǒng)中采用了目標(biāo)前言采集；FPGA 內(nèi) 部通過軟件設(shè)計(jì)主要完成對(duì)采集到的信號(hào)進(jìn)行門限檢測(cè)角度、距離坐標(biāo)定位形成雷達(dá)點(diǎn)跡數(shù)據(jù)；存儲(chǔ)模塊主要完成對(duì)錄取的目標(biāo)坐標(biāo)信息的實(shí)時(shí)存儲(chǔ)，由于該系統(tǒng)數(shù)據(jù)采集部分的數(shù)據(jù) 量并不大，故該存儲(chǔ)模塊則可以直接在FPGA 內(nèi)部實(shí)現(xiàn)，不需要外接存儲(chǔ)設(shè)備。數(shù)據(jù)處理 分系統(tǒng)通過對(duì)點(diǎn)跡數(shù)據(jù)進(jìn)行目標(biāo)識(shí)別、目標(biāo)跟蹤處理獲得目標(biāo)航跡，并計(jì)算目標(biāo)航跡參數(shù)， 根據(jù)所設(shè)定的參數(shù)對(duì)目標(biāo)威脅度進(jìn)行動(dòng)態(tài)*判，并輸出報(bào)警信號(hào)。

2 系統(tǒng)主要工作過程

系統(tǒng)的基本處理過程如下圖2 所示 視頻信號(hào)展寬、放大：輸入視頻信號(hào)為未經(jīng)任何處理的雷達(dá)信號(hào)，由于發(fā)射脈沖寬度為 0.8μs，實(shí)際回波的脈沖寬度在1～2μs 水平（由于接收機(jī)的通帶特性和目標(biāo)縱深引起），為 保證抽樣不會(huì)漏信號(hào)，可考慮展寬到2μs 以上，輸入視頻信號(hào)的幅度在0.5V 左右的水平， 可通過放大使之便于信號(hào)處理（3V 左右）。

圖2 系統(tǒng)主要工作過程

同步整形：對(duì)輸入的探測(cè)信號(hào)和船首信號(hào)進(jìn)行整形，使其幅度、寬度、脈沖形狀符合信 號(hào)處理要求；門限電路：根據(jù)輸入的門限設(shè)定值（預(yù)設(shè)可調(diào)量），在輸入視頻信號(hào)（前言） 超過門限而且滿足一定寬度（預(yù)設(shè)可調(diào)量）時(shí)，輸出一個(gè)計(jì)數(shù)控制信號(hào)到計(jì)數(shù)器1；計(jì)數(shù)器 1 將計(jì)數(shù)控制信號(hào)輸出到計(jì)數(shù)器2，同時(shí)開始計(jì)數(shù)，計(jì)數(shù)頻率為5MHZ。在計(jì)到寬度限定值(預(yù) 設(shè)可調(diào)量)之前，如果有新的計(jì)數(shù)控制信號(hào)輸入，重新開始計(jì)數(shù)，但不向計(jì)數(shù)器2 輸出；計(jì) 數(shù)器2 在距離起始脈沖到達(dá)時(shí)開始計(jì)數(shù)，計(jì)數(shù)的頻率為5MHZ，每輸入一個(gè)計(jì)數(shù)控制信號(hào)， 它輸出當(dāng)前計(jì)數(shù)值作為目標(biāo)距離數(shù)據(jù)到緩存器；計(jì)數(shù)器3 用于角度信號(hào)計(jì)數(shù)，開始標(biāo)志為探 測(cè)雷達(dá)船首信號(hào)，每到達(dá)一個(gè)角度信號(hào)脈沖，計(jì)數(shù)一次，并將數(shù)據(jù)寫入RAM 存儲(chǔ)器，作為方 位計(jì)數(shù)值。

距離起始脈沖是由同步器根據(jù)探測(cè)信號(hào)產(chǎn)生的，同步器還產(chǎn)生一個(gè)距離結(jié)束信號(hào)，距 離起始與結(jié)束信號(hào)分別標(biāo)志距離測(cè)量的開始與結(jié)束，初步考慮開始距離設(shè)定為2 海里（可設(shè) 定），結(jié)束距離設(shè)定為36 海里，間隔34 海里（可設(shè)定）。其中起始距離的設(shè)定主要基于減小 近距離強(qiáng)雜波對(duì)處理系統(tǒng)的影響。RAM 存儲(chǔ)器對(duì)目標(biāo)距離數(shù)據(jù)和方位計(jì)數(shù)值進(jìn)行存儲(chǔ)，每個(gè) 距離周期，在距離計(jì)數(shù)信號(hào)的觸發(fā)下，向PC 機(jī)輸出并清除存儲(chǔ)數(shù)據(jù)。如果存儲(chǔ)器內(nèi)沒有目 標(biāo)距離數(shù)據(jù)，則不輸出。

3 系統(tǒng)硬件實(shí)現(xiàn)

系統(tǒng)硬件部分有PC/104CPU板、數(shù)據(jù)采集板數(shù)字單元、數(shù)據(jù)采集板模擬單元三部分組組 成。PC/104CPU板采用主頻200M、內(nèi)存64M、集成顯卡的基本硬件配置；數(shù)據(jù)采集數(shù)字單 元采用ALTERA公司的Cyclone系列FPGA 芯片EP1C6 ，其配置芯片為ALTERA公司的 4Mbits 容量PROM 芯片EPCS4，以主動(dòng)串行方式對(duì)FPGA 進(jìn)行上電配置；數(shù)據(jù)采集的模擬 單元主要由ULN2803、DM7406、2N2222等集成芯片。視頻信號(hào)處理部分硬件設(shè)計(jì)如圖3所 示。

圖3 視頻信號(hào)采集模擬單元電路圖

圖中C1、C2、C3 實(shí)現(xiàn)對(duì)信號(hào)的耦合作用。可調(diào)電阻R3 實(shí)現(xiàn)對(duì)信號(hào)放大幅度的調(diào)節(jié)。 經(jīng)該電路轉(zhuǎn)換后的視頻信號(hào)為適合于數(shù)字處理的單個(gè)數(shù)字脈沖信號(hào)。實(shí)現(xiàn)了對(duì)回波信號(hào)的實(shí) 時(shí)采集。

4 系統(tǒng)軟件實(shí)現(xiàn)

4.1 FPGA 程序的設(shè)計(jì)

在FPGA 內(nèi)部主要完成目標(biāo)坐標(biāo)信息的提取，實(shí)時(shí)存儲(chǔ)與傳輸控制模塊工作流程圖如圖 4 所示。

圖4 FPGA 工作流程圖

采集系統(tǒng)與PC104 之間的數(shù)據(jù)交換采用PCI 總線實(shí)現(xiàn)。具體方法為：在FPGA 內(nèi)部配 置一片2K×16bits 的雙口RAM。當(dāng)檢測(cè)到回波目標(biāo)時(shí)，將此時(shí)刻的距離、方位計(jì)數(shù)值存入 RAM 存儲(chǔ)器，作為該目標(biāo)的坐標(biāo)信息。當(dāng)檢測(cè)到距離結(jié)束信號(hào)時(shí)則將該段時(shí)間內(nèi)所有目標(biāo) 的信息數(shù)據(jù)打包發(fā)送至PC104 進(jìn)行后續(xù)的信號(hào)處理，如果再探測(cè)周期內(nèi)沒有回波目標(biāo)則不 傳送數(shù)據(jù)。

4.2 用戶程序設(shè)計(jì)

用戶程序主要完成雷達(dá)采集信號(hào)的航跡處理、參數(shù)計(jì)算、實(shí)時(shí)顯示和實(shí)時(shí)存盤。本系統(tǒng) 的用戶程序采用VC++作為開發(fā)工具，在WINDOWS操作系統(tǒng)下完成。工作過程如下：首先 通過PC機(jī)通過PCI總線接口，將信號(hào)采集的參數(shù)進(jìn)行設(shè)置并存入FPGA內(nèi)的存儲(chǔ)單元，F(xiàn)PGA 則根據(jù)這些設(shè)定的參數(shù)對(duì)目標(biāo)信號(hào)進(jìn)行采集；PC機(jī)在接收到中斷信號(hào)后，對(duì)RAM存儲(chǔ)器內(nèi)的 距離、方位數(shù)據(jù)進(jìn)行讀取并處理。然后用戶可以通過顯示器觀察目標(biāo)回波信號(hào)，同時(shí)將目標(biāo) 數(shù)據(jù)以二進(jìn)制格式實(shí)時(shí)保存在PC機(jī)上的磁盤陣列上，供Matlab等軟件進(jìn)一步分析和對(duì)交通事 故重現(xiàn)使用。系統(tǒng)的顯示界面如圖5所示。

圖5 系統(tǒng)顯示界面

5 總結(jié)

本文通過FPGA+PC/104 相結(jié)合，對(duì)來自雷達(dá)接收機(jī)的原始視頻信號(hào)進(jìn)行采集、與數(shù)字 化處理，使雷達(dá)具備了目標(biāo)威脅等級(jí)*判功能，且全程無需人工干預(yù)。實(shí)現(xiàn)了原雷達(dá)功能的 功能擴(kuò)展與延伸。大規(guī)?？删幊踢壿嬈骷c工控PC機(jī)相結(jié)合的方案，整個(gè)系統(tǒng)具有體積小、 實(shí)時(shí)數(shù)據(jù)處理、以及方便的進(jìn)行在線系統(tǒng)的改進(jìn)與升級(jí)的特點(diǎn)。 作者的創(chuàng)新點(diǎn)：該系統(tǒng)運(yùn)用FPGA+PC/104及其擴(kuò)展模塊實(shí)現(xiàn)數(shù)據(jù)采集、處理。系統(tǒng)克服了 傳統(tǒng)PC機(jī)的缺點(diǎn)，具有體積小、功耗低、可靠性高等特點(diǎn)。